Der Weg zu 5 nm: Performance und Kosten
Der Halbleiterindustrie mangelt es nie an Herausforderungen wenn sie von einem Technologieknoten zum nächsten drängt. Die Lithografie ist immer eine Herausforderung, so Dick James von Chipworks. Während es bis … »
Samsung setzt auf Fully-Depleted SOI von ST
Wie STMicroelectronics und Samsung bekannt gaben, haben die beiden Konzerne einen Vertrag über die Nutzung von STs 28-nm-Prozess für Fully-Depleted SOI (FD-SOI; auf 300-mm-Wafern) abgeschlossen. Die … »
Ingenieure demonstrieren Transistoren auf B …
Ein neuer Ansatz für schnelle und zuverlässige Halbleiterbauteile und Optoelektronik beruht auf dem Einsatz von Nanodrähten, die auf einem Siliciumsubstrat hergestellt werden. Ingenieure der University of … »

Nur ein 20-nm-Prozess von TSMC geplant

Wie die weltweit größte Halbleiterfoundry, die Taiwan Semiconductor Manufacturing Company (TSMC) am 17. April auf dem hauseigenen Technologie-Symposium bekannt gab, wird der Auftragsfertiger nur einen Prozess für den 20-nm-Technologieknoten anbieten.

Ursprünglich waren laut Shang-yi Chiang, Vice President von TSMC, zwei Prozesse mit 20 nm großen Strukturen geplant, ein High-performance- und ein Low-power-Prozess. Beide unter Verwendung der High-k-Metal-Gate-Technologie. Jedoch wurde im Laufe der Entwicklung deutlich, dass es zwischen beiden Prozessen keine signifikanten Unterschiede hinsichtlich der Leistung gab. Dadurch, dass die Linienbreiten mittlerweile so gering seien und physikalische Grenzen erreicht würden, bliebe nicht viel Spielraum für die Design Rules, um Gatelängen und andere notwendige Parameter entsprechend zu variieren, so Chiang weiter.

In der derzeitigen 28-nm-Fertigung bietet TSMC noch vier verschiedene Prozesse: High performance, Low power, Low power mit High-k-Metal-Gate und High performance für mobile Anwendungen. Die 20-nm-Fertigung soll bei TSMC 2013 gestartet werden, 2015 soll die Produktion der 14-nm-Technologie beginnen und erstmals Transistoren auf FinFET-Basis bieten.

Weiterhin sagte Chiang, dass man nach dem 20-nm-Knoten auch Prozesse in 16 oder 18 nm anbieten werde, wenn die 14-nm-Fertigung bis dahin nicht wirtschaftlich sichergestellt werden kann.

Probleme werden hier unter anderem bei den verfügbaren Belichtungsprozessen erwartet. Die Belichtung mit extremem Ultraviolett (EUV) wird von der Industrie bereits lange erwartet, hatte sich bis zuletzt jedoch immer weiter verzögert. Derzeit sind noch keine Lichtquellen mit der nötigen Leistung und Stabilität, wie sie für die Massenfertigung notwending sind, verfügbar. ASML, der weltweit größte Anbieter von Lithographiesystemen, arbeitet mit mehreren Entwicklern an der EUV-Technologie, und erwartet entsprechende Anlagen für die Massenproduktion für 2013 oder 2014.

Jedoch ist die Skepsis an einer zeitnahen Einführung der EUV-Belichtung, um die agressiven Zeitpläne der Hersteller zu realisieren, in der Halbleiterinustrie weiterhin groß. Nach wie vor können Fortschritte in der klassischen, auf 193 nm Wellenlänge basierenden Immersionslithografie gemacht werden, so dass diese unter Umständen beim 14-nm-Knoten zum Einsatz kommen kann. Dann vermutlich mit einer Dreifachbelichtung (triple patterning) bei den kleinsten, und einer Doppelbelichtung bei größeren Strukturen (double patterning).

Kommentieren

Inhalt

Wissen