![]() 10 µm |
![]() 3 µm |
![]() 1,5 µm |
![]() 1 µm |
![]() 800 nm |
![]() 600 nm |
![]() 350 nm |
![]() 250 nm |
![]() 180 nm |
![]() 130 nm |
![]() 90 nm |
![]() 65 nm |
![]() 45 nm |
![]() 32 nm |
![]() 22 nm |
![]() 16 nm |
![]() 11 nm |
Der 11-nm-Prozess ist ein Fertigungsprozess, wie er voraussichtlich ab 2022 bei den führenden Halbleiterherstellern zum Einsatz kommt.
Nach Intels eigenem Tick-Tock-Modell, welches alle zwei Jahre einen neuen Fertigungsprozess voraussagt, soll der 11-nm-Knoten bereits 2015 erreicht werden. Auch Nvidia strebt die Einführung einer 11-nm-Fertigung mit Hilfe von Electronic Design Automation (EDA) bis 2015 an. Die Belichtung wird voraussichtlich mit Double-patterning-Technologie erfolgen.
Nach der International Technology Roadmap for Semiconductors (ITRS) kann bei diesem Technologieknoten keine auf Silicium basierende CMOS-Technologie garantiert werden. Die Gatelänge wird weniger als 6 nm betragen, die korrespondierende Dicke des Gateoxids beträgt dann nur noch eine Atomlage, wodurch Tunneleffekte eine signifikante Rolle spielen werden.
Somit könnten III-V-Halbleiter oder Kohlenstoffnanoröhren für CMOS-Schaltungen genutzt werden. Denkbar sind auch alternative Schaltungen, basierend auf Molekularelektronik, Spintronik oder Einzelelektronentransistoren.
Durch den ausgiebigen Einsatz von porösen Ultra-Low-k-Materialien ist die Fertigung mit herkömmlichen Belichtungs- und Ätztechniken und chemisch mechanischem Polieren unwahrscheinlich.