Halbleitertechnologie von A bis Z

Alles über Halbleiter und die Waferfertigung

Skala
3
µm
Skala
1.5
µm
Skala
1
µm
Skala
800
nm
Skala
600
nm
Skala
350
nm
Skala
250
nm
Skala
180
nm
Skala
130
nm
Skala
65
nm
Skala
45
nm
Skala
32
nm
Skala
22
nm
Skala
16
nm
Skala
11
nm
Skala
7
nm
Skala
5
nm

16 nm

Der 14/16-nm-Technologieknoten ist ein Fertigungsprozess, wie er ab 2014 bei den führenden Halbleiterherstellern zum Einsatz kam.

In der Vergangenheit wurde mehrfach prognostiziert, dass, unabhängig vom Material, auf Grund des Tunneleffekts keine kleineren Strukturen als 16 nm gefertigt werden könnten. Bei einer Gitterkonstanten von 0,543 nm von ungestrecktem Silicium entspricht dies weniger als 30 Siliciumatomen. Derzeit forschen die Unternehmen am 22-nm-Prozess. Nach Intels eigenem Tick-Tock-Modell, welches alle zwei Jahre einen neuen Fertigungsprozess voraussagt, soll der 16-nm-Knoten bereits 2013 erreicht werden.

Mit Fotolacken auf Polymerbasis wird es selbst unter Zuhilfenahme der Elektronenstrahllithografie problematisch, 16-nm-Strukturen zu belichten. Chemische Effekte durch ionisierende Strahlung reduzieren die Auflösung kleiner Strukturen. Für die Fertigung wird Immersionslithografie mit Double patterning und Hartmaskentechnologie erwartet.

Auf Grund der eingesetzten Ultra-Low-k-Materialien wird auch der Einsatz von Plasmaprozessen zunehmen kritisch, da die Dielektrika mit zunehmender Porosität immer stärker von diesen Prozessen angegriffen werden.

Zum jetzigen Zeitpunkt können nur sehr wenige Strukturen zuverlässig in großen Stückzahlen in 16 nm hergestellt werden, dazu zählen auch beachtliche Fortschritte bei Kohlenstoffnanoröhren (carbon nanotube, CNT).

Da bei diesem Technologieknoten ein Wechsel vom vorherrschenden Halbleitermaterial Silicium zu exotischeren Stoffen erfolgen könnte, und die Siliciumtechnologie bis ans Skalierungslimit getrieben wird, kann dieser Fertigungsprozess als ein Übergang von der CMOS-Technologie zur Nanoelektronik bezeichnet werden.

Technologiedemos:

Toshiba demonstrierte 2005 einen FinFET mit 15 nm Gatelänge und 10 nm dünnen Finnen. Die Gatelänge für Logiktransistoren in 16-nm-Technologie könnte bis zu 5 nm betragen.

Im Dezember 2007 zeigte Toshiba den Prototypen einer Speicherzelle mit 15 nm dünnen Leiterbahnen.

Im Dezember 2009 fertigten die National Nano Device Laboratories eine 16-nm SRAM-Zelle.

Im September 2011 kündigte Hynix die Entwicklung von 15-nm-NAND-speicherzellen an.

Im Dezember 2012 demonstriert Samsung einen 14-nm-Chip.

Im September 2013, zeigte Intel Ultrabook-Laptops die einen 14-nm-Prozessor (Codename Broadwell) nutzten.