Halbleitertechnologie von A bis Z

Ein MOSFET lässt sich auf seine einfachste Funktion reduzieren: einen spannungsgesteuerten Schalter. Zwischen Source und Drain fließt Strom oder nicht, je nachdem, welche Spannung am Gate anliegt. Damit unterscheidet er sich grundlegend von einem mechanischen Schalter — es bewegt sich nichts, es gibt keinen Verschleiß, und der Schaltvorgang dauert nur einen Bruchteil einer Nanosekunde.

Bei einem selbstsperrenden NMOS-Transistor liegt ohne Gate-Spannung kein leitender Kanal zwischen Source und Drain vor. Erst wenn die Gate-Spannung die Schwellspannung überschreitet, bildet sich der Kanal, und der Transistor leitet. Man kann sich das Gate als Steuereingang eines Schalters vorstellen: 0 V am Gate → Schalter offen, ausreichend positive Spannung am Gate → Schalter geschlossen.

Neben dem NMOS-Transistor gibt es sein Gegenstück, den PMOS-Transistor. Er verhält sich spiegelverkehrt: Während der NMOS bei High-Pegel am Gate leitet, sperrt der PMOS genau dann — und leitet stattdessen bei Low-Pegel. Diese Komplementarität ist keine Randnotiz, sondern das Grundprinzip, auf dem die gesamte CMOS-Technik ("Complementary MOS") beruht.

Der NMOS wird typischerweise als Verbindung zur Masse (0 V) eingesetzt, der PMOS als Verbindung zur Versorgungsspannung. Genau dieses Zusammenspiel ermöglicht es, mit beiden Transistortypen gemeinsam einen Ausgang sauber zwischen High und Low umzuschalten, ohne dass jemals ein direkter Kurzschluss zwischen Versorgung und Masse entsteht.

Verschaltet man einen PMOS und einen NMOS wie folgt, entsteht das einfachste aller logischen Gatter: der Inverter (NOT-Gatter).

• Der PMOS liegt zwischen Versorgungsspannung (VDD) und dem Ausgang.
• Der NMOS liegt zwischen dem Ausgang und Masse (GND).
• Beide Gates sind miteinander verbunden und bilden den Eingang.

Legt man am Eingang Low (0 V) an, sperrt der NMOS, aber der PMOS leitet — der Ausgang wird über den PMOS mit VDD verbunden und liegt auf High. Legt man High an, kehrt sich das Bild um: Der PMOS sperrt, der NMOS leitet, der Ausgang wird auf Masse gezogen und liegt auf Low. Der Ausgang ist also stets das Gegenteil des Eingangs — daher der Name Inverter.

Bemerkenswert ist, dass in keinem der beiden stabilen Zustände Strom von VDD nach GND fließt, da immer genau einer der beiden Transistoren sperrt. Das ist der Grund, warum CMOS-Schaltungen im Ruhezustand nur sehr wenig Leistung verbrauchen.

Damit übernehmen die beiden Transistoren im Inverter zugleich die klassischen Rollen von Pull-up und Pull-down: Der PMOS zieht den Ausgang aktiv auf VDD (Pull-up), der NMOS zieht ihn aktiv auf GND (Pull-down). Nie sind beide gleichzeitig aktiv — genau das verhindert den Kurzschluss und sorgt gleichzeitig dafür, dass der Ausgang in jedem Zustand einen klar definierten Pegel hat, statt hochohmig ("floating") in der Luft zu hängen.

Aus zwei einzelnen Schaltern lässt sich mit wenigen Handgriffen ein erstes zusammengesetztes Gatter bauen. Das Prinzip: Zwei NMOS-Transistoren werden in Reihe zwischen Ausgang und Masse geschaltet. Nur wenn beide Eingänge High sind, leiten beide Transistoren, und der Weg zur Masse ist frei — der Ausgang wird auf Low gezogen. Ist auch nur einer der Eingänge Low, ist die Reihe unterbrochen.

Parallel dazu liegen zwei PMOS-Transistoren zwischen Ausgang und Versorgungsspannung. Sind beide Eingänge High, sperren beide PMOS, keiner zieht den Ausgang nach oben. Ist mindestens ein Eingang Low, leitet der zugehörige PMOS und zieht den Ausgang auf High.

Der Ausgang ist damit nur dann Low, wenn beide Eingänge High sind — sonst High. Das ist die Definition von NAND. Damit ist NAND kein abgeleitetes, sondern das ursprüngliche Gatter: Es entsteht direkt und ohne Umweg aus Reihen- und Parallelschaltung von Transistoren, ganz ohne zusätzlichen Inverter am Ausgang.

Genau deshalb ist NAND in der CMOS-Technik von besonderer Bedeutung: Es kommt mit der minimalen Anzahl von vier Transistoren aus und lässt sich, mit sich selbst verschaltet, zu jedem beliebigen anderen Gatter zusammensetzen — NAND gilt als „universelles" Gatter.

Analog dazu ist NOR das Spiegelbild von NAND: zwei parallele NMOS-Transistoren als Pull-down, zwei in Reihe geschaltete PMOS-Transistoren als Pull-up. Sobald mindestens ein Eingang High ist, leitet der zugehörige NMOS und zieht den Ausgang auf Low. Erst wenn beide Eingänge Low sind, sperren beide NMOS gleichzeitig, während beide PMOS leiten — dann wird der Ausgang über die komplette Reihenschaltung auf High gezogen.

Auch NOR ist damit ein „natives" CMOS-Gatter mit minimalem Transistoraufwand von vier Transistoren und, wie NAND, universell einsetzbar: Jede beliebige logische Funktion lässt sich allein aus NOR-Gattern zusammensetzen. Ergänzt man den Ausgang später um einen Inverter, entsteht daraus das ODER-Gatter.

Das UND-Gatter baut direkt auf dem bereits eingeführten NAND auf: Man nimmt exakt dieselbe Schaltung aus zwei parallelen PMOS- und zwei in Reihe geschalteten NMOS-Transistoren und hängt einen Inverter an den Ausgang. Wo NAND bei zwei High-Eingängen den Ausgang auf Low zieht, macht der Inverter daraus wieder ein High — der Ausgang ist nun genau dann High, wenn beide Eingänge High sind.

Diese zusätzliche Inverterstufe ist der Grund, warum UND in CMOS immer zwei Transistoren mehr benötigt als das zugrunde liegende NAND-Gatter — ein Inverter besteht aus einem PMOS und einem NMOS, aus vier Transistoren werden also sechs. UND ist ein abgeleitetes Gatter, NAND der „natürliche" Grundbaustein der Technologie.

Genau wie UND auf NAND aufbaut, entsteht ODER aus dem bereits eingeführten NOR-Gatter: dieselbe Schaltung aus zwei parallelen NMOS- und zwei in Reihe geschalteten PMOS-Transistoren, ergänzt um einen Inverter am Ausgang. Wo NOR bei mindestens einem High-Eingang den Ausgang auf Low zieht, macht der Inverter daraus wieder ein High — der Ausgang ist nun genau dann High, wenn mindestens ein Eingang High ist.

Wie beim UND-Gatter kostet dieser zusätzliche Inverter zwei Transistoren mehr als das zugrunde liegende NOR-Gatter — ein kleiner, aber durchgängiger Trend beim Übergang von den nativen CMOS-Grundgattern zu UND und ODER.

XOR lässt sich nicht mehr durch eine einfache Reihen- oder Parallelschaltung von je zwei Transistoren realisieren — die Funktion „Ausgang High, wenn die Eingänge unterschiedlich sind“ braucht mehr Freiheitsgrade. Eine kompakte und in der Praxis gebräuchliche Lösung nutzt Transmission-Gates: Aus Eingang A und seinem invertierten Gegenstück, gewonnen über einen zusätzlichen Inverter, entstehen zwei komplementäre Steuersignale.

Ein Transmission-Gate leitet Eingang B unverändert zum Ausgang durch, wenn A High ist. Ein zweites Transmission-Gate leitet das invertierte B durch, wenn A Low ist. Am gemeinsamen Ausgangsknoten liegt so je nach Zustand von A entweder B oder dessen Inverses an — genau die XOR-Funktion.

Insgesamt kommt diese Realisierung mit sechs Transistoren aus: zwei für den Inverter von A und je zwei — ein NMOS und ein PMOS — für die beiden Transmission-Gates. Das macht XOR aufwendiger als die übrigen fünf Gatter, was sich in der Praxis auch in Flächen- und Leistungsbedarf niederschlägt.

Aus den Grundschaltungen der letzten Kapitel lassen sich alle gängigen logischen Gatter ableiten. Die folgende Übersicht zeigt Schaltsymbol und Wahrheitstabelle der wichtigsten Gatter: