Design Rules

Warum Design Rules?

Jeder integrierte Schaltkreis entsteht als geometrisches Layout: eine Abfolge übereinanderliegender Ebenen aus Diffusion, Polysilizium, Kontakten und mehreren Metalllagen, die gemeinsam Transistoren und deren Verdrahtung bilden. Damit dieses Layout auf dem Wafer korrekt und zuverlässig gefertigt werden kann, muss es eine Reihe geometrischer Randbedingungen einhalten – die sogenannten Design Rules. Sie übersetzen die physikalischen Grenzen eines Fertigungsprozesses in konkrete Vorgaben für den Chip-Entwurf.

Diese Grenzen ergeben sich aus mehreren Quellen zugleich. Die Lithografie kann Strukturen nur bis zu einer bestimmten Auflösung sauber abbilden; darunter verschwimmen Kanten oder Strukturen reißen ab. Masken lassen sich beim Belichten nicht beliebig genau zueinander justieren, sodass zwischen aufeinanderfolgenden Ebenen ein Sicherheitsabstand für Justierfehler eingeplant werden muss. Ätz- und Abscheideprozesse streuen von Wafer zu Wafer und über die Waferfläche, sodass Mindestabstände auch elektrische Kurzschlüsse durch Prozessschwankungen verhindern müssen. Hinzu kommen Effekte wie Latchup in CMOS-Wannenstrukturen oder Ladungsschäden durch das sogenannte Antenna-Phänomen, die zusätzliche, elektrisch motivierte Regeln erfordern.

Design Rules sind damit immer ein Kompromiss: Großzügige Abstände erhöhen die Fertigungsausbeute und Zuverlässigkeit, kosten aber Chipfläche und damit Kosten. Enge, aggressive Regeln erlauben höhere Packungsdichte, verringern aber die Ausbeute und erhöhen das Risiko von Fertigungsfehlern. Jede Foundry veröffentlicht für ihren jeweiligen Prozess einen vollständigen Regelsatz, der von automatisierten Werkzeugen (Design Rule Check, DRC) gegen das fertige Layout geprüft wird, bevor eine Maske belichtet werden darf.

Grundlegende Regeltypen

Auch wenn sich einzelne Regelsätze zwischen Foundries und Technologieknoten stark unterscheiden, lassen sich fast alle Design Rules auf eine kleine Zahl geometrischer Grundbegriffe zurückführen. Diese werden meist an einem einzigen Layer (Ein-Layer-Regel) oder zwischen zwei Layern (Zwei-Layer-Regel) definiert:

Width (Breite) gibt die minimale Breite an, die eine Struktur auf einer Ebene haben darf – etwa eine Polysilizium-Gateleitung oder eine Metallbahn. Unterhalb dieser Breite ist die Lithografie- und Ätztreue nicht mehr gewährleistet, die Struktur könnte unterbrochen sein oder elektrisch zu hochohmig werden.

Spacing (Abstand) beschreibt den minimalen Zwischenraum zwischen zwei Strukturen derselben Ebene. Er verhindert, dass benachbarte Leiterbahnen durch Prozessstreuung verschmelzen oder kurzschließen, und berücksichtigt gleichzeitig die optische Auflösungsgrenze der Belichtung.

Enclosure (Umschließung) fordert, dass eine Ebene eine andere um einen Mindestbetrag umschließt – klassisch beim Kontakt: Das Metall muss den darunterliegenden Kontakt an allen Seiten um einen festen Betrag überragen, damit Justierfehler nicht zu einem freiliegenden, unkontaktierten Rand führen.

Overlap (Überlappung) ist eng mit Enclosure verwandt, bezieht sich aber auf die Perspektive der unteren Ebene: Diffusion muss den Kontakt überlappen, damit dieser vollständig auf leitfähigem Material aufsetzt.

Extension (Überstand) verlangt, dass eine Struktur über den Rand einer anderen hinausragt – etwa das Polysilizium-Gate, das beidseitig über die Diffusion hinausragen muss, damit Source und Drain beim Ionenimplantieren sicher getrennt bleiben, selbst bei leichtem Justierversatz.

Notch (Kerbe) begrenzt die minimale Abmessung eines einspringenden Winkels oder einer schmalen Aussparung in einer Struktur. Sehr spitze oder schmale Kerben lassen sich lithografisch nicht scharf abbilden und runden sich im realen Prozess ab.

Das folgende Diagramm zeigt diese sechs Grundbegriffe an einem einzelnen, vereinfachten Layout-Ausschnitt: einem Polysilizium-Gate über einer Diffusionsfläche mit einem Kontakt und der darüberliegenden ersten Metalllage.