Der CMOS-Fertigungsablauf

Ein fertiger Chip ist das Ergebnis von oft mehreren hundert einzelnen Prozessschritten, die sich grob in zwei große Phasen einteilen lassen: das Front-End of Line (FEOL) und das Back-End of Line (BEOL). Im FEOL entstehen die eigentlichen Transistoren – von der Wanne über das Gate bis zur Dotierung. Im BEOL werden diese Transistoren anschließend über mehrere Metalllagen zu einer funktionierenden Schaltung verdrahtet.

Die einzelnen Detailkapitel dieser Seite – etwa zur FET-Fertigung oder zur FinFET-Technologie – zeigen jeweils einen Ausschnitt dieses Ablaufs in großer Tiefe. Dieses Kapitel verfolgt einen anderen Zweck: Es ordnet die Einzelschritte in den Gesamtprozess ein und zeigt, wie FEOL und BEOL ineinandergreifen.

Ausgangspunkt jeder CMOS-Fertigung ist der Silizium-Wafer – eine dünne, hochreine Scheibe aus einkristallinem Silizium. Auf ihm werden zunächst die Wannen (Wells) angelegt: Bereiche mit gezielt eingebrachter n- oder p-Dotierung, in denen später die komplementären Transistortypen entstehen. In einer n-Wanne wachsen PMOS-Transistoren, im umgebenden p-dotierten Substrat (oder einer p-Wanne) die NMOS-Transistoren.

Damit sich benachbarte Transistoren nicht gegenseitig beeinflussen, werden sie durch Shallow Trench Isolation (STI) voneinander getrennt: schmale, mit Oxid gefüllte Gräben, die elektrisch isolierend wirken und gleichzeitig die aktiven Gebiete klar definieren, in denen später die Transistoren entstehen.