Halbleitertechnologie
von A bis Z
Alles über Halbleiter und die Waferfertigung
Show Menu
Hide Menu
Start
Kapitel
Grundlagen
Der Atombau
Das Periodensystem der Elemente
Chemische Bindungen
Edelgase
Leiter – Nichtleiter – Halbleiter
Dotieren: n- und p-Halbleiter
Der p-n-Übergang
Transistoren und Speicher
Waferherstellung
Silicium
Herstellung von Rohsilicium
Herstellung des Einkristalls
Der Wafer
Dotiertechniken
Oxidation
Industrielle Verwendung
Erzeugung von Oxidschichten
Bauelementisolation
Abscheidung
Plasma, der 4. Aggregatzustand
CVD-Verfahren
PVD-Verfahren
Metallisierung
Anforderungen an die Metallisierung
Aluminiumtechnologie
Kupfertechnologie
Der Metall-Halbleiter-Kontakt
Mehrlagenverdrahtung
Lithografie
Belichten und Belacken
Belichtungsverfahren
Der Fotolack
Entwickeln und Kontrolle
Maskentechnik
Optical Proximity Correction (OPC)
Nasschemie
Ätztechnik allgemein
Nassätzen
Scheibenreinigung
Trockenätzen
Übersicht
Trockenätzverfahren
Wafertest
Der Wafertest
Finaler Test und Binning
Montage
Dicing
Die Attach
Bonding
Verkapselung
Messtechnik
Schichtdickenmessung
Partikelmessung
CD-Messung
Digitaltechnik
Vom Transistor zum Gatter
Der CMOS-Fertigungsablauf
Die SRAM-Zelle
Die DRAM-Zelle
Die Flash-Speicherzelle
Design Rules
Layout versus Schematic (LVS)
Schaltungslayouts
Bauelemente
Aufbau eines n-Kanal-FET
Aufbau eines npn-Transistors
Aufbau eines FinFET
DRAM-Fertigung: der Trench-Kondensator-Prozess
Mikromechanik
Einführung MEMS
Anisotropes Ätzen von Silicium
Opferschichttechnik
Bulk- vs. Surface-Micromachining
Der MEMS-Beschleunigungssensor
Das Mikrofon und der Drucksensor
DRIE: Deep Reactive Ion Etching
Verbindungshalbleiter
Grundlagen & Materialsystem
Kristallwachstum & Substrate
SiC-Leistungsbauelemente
GaN-Leistungsbauelemente
Anwendungsfelder & Systemvergleich
Prozessabfolge
Lieferkette
PDF
Chipfertigung
Lexikon
Technologie
10000 nm
3000 nm
1500 nm
1000 nm
800 nm
600 nm
350 nm
250 nm
180 nm
130 nm
90 nm
65 nm
45 nm
32 nm
22 nm
16 nm
11 nm
7 nm
5 nm
3 nm
2 nm
Akronyme
Statistiken
Anzahl hergestellter Bits
Berechnung pro Sekunde pro 1000 €
Bit pro Euro (DRAM)
Entwicklung der Gategröße von MOSFETs
Fertigungskosten der Technologieknoten
Fertigungskosten pro Transistor
FLOPS: Gleitkommaoperationen
Intel:AMD - Fertigungsschritte
Intel:AMD - Taktfrequenz
Intel:AMD - Transistoranzahl
Millionen Instruktionen pro Sekunde
Wellenlänge - Strukturgröße
Aktuelles
Verbindungshalbleiter
English
Download als PDF
Grundlagen & Materialsystem
Warum Verbindungshalbleiter für Leistungselektronik?
Materialvergleich: SiC, GaN und Silizium
Die Baliga-Figure-of-Merit
Einordnung: Wo kommt was zum Einsatz?
Kristallwachstum & Substrate
SiC-Kristallwachstum: Physical Vapor Transport
Polytypen: Warum 4H-SiC?
GaN-Epitaxie: Heteroepitaxie statt nativem Substrat
Gitteranpassung, Verspannung und Defektdichte
SiC-Leistungsbauelemente
Der SiC-Leistungs-MOSFET
Die SiC-Schottky-Diode
Trench- vs. Planar-SiC-MOSFET
Die SiC/SiO2-Grenzfläche als Herausforderung
GaN-Leistungsbauelemente
Das 2DEG: Grundlage des HEMT
Der GaN-HEMT als Leistungsschalter
E-Mode vs. D-Mode und die Kaskodenschaltung
Lateral vs. vertikal: Warum GaN meist lateral bleibt
Anwendungsfelder & Systemvergleich
E-Mobility: SiC dominiert den Traktionswechselrichter
Schnellladeinfrastruktur und Schaltnetzteile: GaN punktet bei hoher Frequenz
Wirkungsgrad- und Schaltfrequenzvergleich
Kostenentwicklung und Ausblick
Zurück
Weiter:
Grundlagen & Materialsystem
Suche
This page is also available in
english
.
Inhalt
Grundlagen
Waferherstellung
Oxidation
Abscheidung
Metallisierung
Lithografie
Nasschemie
Trockenätzen
Wafertest
Montage
Messtechnik
Digitaltechnik
Bauelemente
Mikromechanik
Verbindungshalbleiter
Grundlagen & Materialsystem
Kristallwachstum & Substrate
SiC-Leistungsbauelemente
GaN-Leistungsbauelemente
Anwendungsfelder & Systemvergleich