Halbleitertechnologie von A bis Z

Der SiC-Leistungs-MOSFET übernimmt die planare DMOS-Grundstruktur des Silizium-Pendants (siehe Grundlagen-Kapitel „Der MOSFET"), nutzt aber die viel höhere Durchbruchfeldstärke von SiC, um die Driftzone bei gleicher Sperrspannung deutlich dünner und höher dotiert auszulegen. Konkret bedeutet das: Während ein 1200-V-Si-Bauelement eine Driftzone von mehreren zehn Mikrometern mit vergleichsweise niedriger Dotierung benötigt, kommt ein äquivalentes SiC-Bauelement mit einer nur wenige Mikrometer dicken, deutlich höher dotierten Driftzone aus.

Das senkt den spezifischen Durchlasswiderstand R_on·A um mehr als eine Größenordnung gegenüber einem vergleichbaren Si-MOSFET – bei gleichzeitig höherer zulässiger Sperrspannung (600 V bis über 3,3 kV) und deutlich geringerer Chipfläche pro Ampere. In der Praxis limitiert allerdings nicht die Driftzone allein den Gesamtwiderstand: Der Kanalwiderstand an der SiC/SiO2-Grenzfläche (siehe letzter Absatz dieses Kapitels) sowie der JFET-Widerstand zwischen den p-Wannen tragen bei modernen planaren SiC-MOSFETs einen erheblichen, teils dominierenden Anteil zum Gesamtwiderstand bei – ein Umstand, der die Entwicklung alternativer Zellkonzepte wie des Trench-MOSFETs (siehe unten) maßgeblich vorangetrieben hat. Kommerzielle SiC-MOSFETs decken heute den Bereich von 650 V bis über 3,3 kV ab und haben in vielen Anwendungen den Si-IGBT als Standard-Schaltelement abgelöst.

Eine Si-pn-Diode braucht beim Abschalten Zeit, um die im Durchlass gespeicherte Minoritätsladung auszuräumen – die sogenannte Reverse-Recovery-Zeit, die Schaltverluste verursacht und mit steigender Frequenz stärker ins Gewicht fällt. Physikalisch liegt das daran, dass bei einem bipolaren pn-Übergang während der Durchlassphase Minoritätsladungsträger in die jeweils angrenzende Zone injiziert werden; diese müssen beim Sperren erst durch Rekombination oder Ausräumen entfernt werden, bevor die Diode tatsächlich sperrt – währenddessen fließt kurzzeitig ein nicht unerheblicher Rückstrom in Sperrrichtung.

Eine SiC-Schottky-Diode ist dagegen ein reines Majoritätsträgerbauelement: Es gibt praktisch keine gespeicherte Ladung und damit nahezu keinen Reverse-Recovery-Strom, da der Metall-Halbleiter-Übergang ohne Minoritätsträgerinjektion arbeitet. Möglich wird das erst durch SiC, weil die hohe Durchbruchfeldstärke auch bei Schottky-Kontakten hohe Sperrspannungen bei akzeptablem Durchlassverlust erlaubt – mit Silizium wären Schottky-Dioden nur bis wenige hundert Volt praktikabel, da die Driftzone bei höheren Spannungen so dick werden müsste, dass der Durchlasswiderstand inakzeptabel hoch würde. SiC-Schottky-Dioden werden heute standardmäßig im Bereich von 600 V bis 1700 V gefertigt und typischerweise als Freilaufdioden in Kombination mit SiC- oder sogar Si-MOSFETs eingesetzt, wo ihr nahezu verlustfreies Schaltverhalten die Gesamteffizienz des Systems spürbar verbessert.

Beim planaren SiC-MOSFET liegt der Kanal horizontal an der Waferoberfläche, ähnlich wie beim Si-DMOS. Diese Bauform ist fertigungstechnisch am einfachsten zu beherrschen und war daher die erste kommerziell erfolgreiche SiC-MOSFET-Architektur; sie leidet jedoch, wie im vorherigen Absatz angesprochen, unter dem sogenannten JFET-Widerstand – der Einschnürung des Stromflusses zwischen zwei benachbarten p-Wannen, die bei SiC aufgrund der notwendigen tiefen p-Wannen-Implantation besonders ausgeprägt ausfällt.

Trench-SiC-MOSFETs verlegen den Kanal stattdessen an die vertikale Wand eines geätzten Grabens. Das vermeidet den JFET-Widerstand der planaren Struktur (die Einschnürung zwischen zwei benachbarten p-Wannen) vollständig und erhöht die Kanaldichte, da auf die seitliche JFET-Region verzichtet werden kann und die Zellen dichter gepackt werden können – auf Kosten einer komplexeren Fertigung und höherer Anforderungen an die Feldabschirmung am Grabenboden, wo sonst lokal überhöhte elektrische Felder die Gate-Oxid-Zuverlässigkeit gefährden würden. Insbesondere an den Grabenecken kann sich das elektrische Feld stark konzentrieren, weshalb praktische Trench-Designs zusätzliche tiefe p-Implantate am Grabenboden vorsehen, die als Feldschirm wirken und das Gate-Oxid vor Feldspitzen abschirmen. Führende Hersteller setzen inzwischen verstärkt auf Trench-Architekturen, da sie bei gleicher Chipfläche einen spürbar geringeren Durchlasswiderstand als planare Zellen erreichen.

Anders als bei Silizium bleibt bei der thermischen Oxidation von SiC ein Teil des Kohlenstoffs als Grenzflächendefekte zurück, da bei der Oxidation zwar das Silizium mit Sauerstoff zu SiO2 reagiert, der freiwerdende Kohlenstoff aber nicht vollständig als CO oder CO2 abtransportiert wird, sondern teilweise in Form von Kohlenstoff-Clustern und Grenzflächenzuständen in der Nähe des Leitungsbandes verbleibt. Diese erhöhte Defektdichte an der SiC/SiO2-Grenzfläche reduziert die effektive Kanalbeweglichkeit der Elektronen auf einen Bruchteil des Volumenwerts – oft nur wenige Prozent der theoretisch möglichen Beweglichkeit im SiC-Volumenmaterial.

Das ist ein zentraler Grund, warum SiC-MOSFETs trotz besserer Materialkennwerte lange hinter ihrem theoretischen Potenzial zurückblieben: Die Baliga-Figure-of-Merit sagt einen sehr niedrigen Durchlasswiderstand voraus, doch die tatsächlich erreichbare Kanalbeweglichkeit begrenzte lange Zeit die realen Bauelemente deutlich stärker als bei Silizium-MOSFETs. Prozessverbesserungen wie NO- oder N2O-Nachoxidations-Anlagerung (Stickstoffpassivierung) haben die Grenzflächenqualität und damit die Kanalbeweglichkeit in den letzten Jahren deutlich verbessert, indem der eingebrachte Stickstoff einen Teil der Grenzflächenzustände passiviert und so die Streuung der Kanalelektronen reduziert. Aktuelle Forschung untersucht zudem alternative Kristallorientierungen (etwa die a-Ebene statt der üblichen Si-Ebene) sowie neue Passivierungschemien, um die Grenzflächenqualität weiter an das theoretische Materiallimit heranzuführen.