Halbleitertechnologie von A bis Z

Die Herstellung optoelektronischer Bauelemente beginnt mit epitaktischem Kristallwachstum – anders als bei vielen elektronischen Bauelementen reicht hier eine einfache Dotierung des Substrats nicht aus, da die aktive Zone aus mehreren exakt kontrollierten Heteroschichten (Barrieren, Quantum Wells, DBR-Stapel) besteht, deren Dicke und Zusammensetzung die Emissionswellenlänge direkt festlegen. Bereits kleinste Kristalldefekte – Versetzungen, Punktdefekte, Verunreinigungen – wirken als nichtstrahlende Rekombinationszentren und senken die Quanteneffizienz direkt messbar. Während ein MOSFET Defektdichten im Bereich von 10⁴–10⁵ cm⁻² noch toleriert, führen dieselben Defektdichten in einer LED-aktiven-Zone bereits zu spürbaren Effizienzeinbußen; kommerzielle GaN-LEDs benötigen Versetzungsdichten deutlich unter 10⁸–10⁹ cm⁻², idealerweise darunter.

MOCVD (Metal-Organic Chemical Vapor Deposition, auch MOVPE genannt) ist der Industriestandard für die Massenproduktion. Metallorganische Precursoren – etwa Trimethylgallium (TMGa), Trimethylindium (TMIn), Trimethylaluminium (TMAl) – und Hydride (Ammoniak NH₃ für Stickstoffverbindungen, Arsin AsH₃ oder Phosphin PH₃ für Arsenide/Phosphide) werden im Trägergasstrom (meist Wasserstoff oder Stickstoff) über das auf 600–1100 °C beheizte Substrat geleitet und zersetzen sich dort thermisch (Pyrolyse), wobei die freiwerdenden Atome sich an der Wachstumsfront einbauen. Das Verfahren arbeitet bei Atmosphärendruck oder moderatem Unterdruck, erlaubt hohen Durchsatz bei mehreren Wafern gleichzeitig in Planetenreaktoren und dominiert daher die kommerzielle LED- und Laserfertigung nahezu vollständig.

MBE (Molecular Beam Epitaxy) arbeitet dagegen im Ultrahochvakuum (unter 10⁻¹⁰ mbar) mit Molekularstrahlen aus effusionszellenverdampften Elementen, die ohne chemische Reaktion direkt auf dem Substrat kondensieren. Die Wachstumsrate liegt mit typisch einer Monolage pro Sekunde deutlich unter MOCVD-Raten, dafür lässt sich die Schichtdicke bis auf die Monolage präzise kontrollieren und in situ mittels RHEED (Reflection High-Energy Electron Diffraction) überwachen – die Beugungsreflexe zeigen in Echtzeit, ob die Oberfläche atomar glatt wächst. Wegen des geringeren Durchsatzes und höheren Anlagenaufwands bleibt MBE vor allem der Forschung und Spezialanwendungen mit besonders anspruchsvollen Heterostrukturen vorbehalten, etwa bei VCSEL-DBR-Stapeln mit extrem scharfen Grenzflächen.

Eine zentrale Herausforderung bei beiden Verfahren ist die Gitteranpassung: Wächst man ein Material mit abweichender Gitterkonstante auf einem Substrat, entstehen Verspannungen, die ab einer kritischen Schichtdicke (oft nur wenige Nanometer bei starker Fehlanpassung) durch Versetzungsbildung relaxieren – mit direkt messbarer Auswirkung auf die spätere Bauelementeffizienz. GaN etwa wird mangels wirtschaftlich verfügbarer GaN-Volumensubstrate meist auf Saphir (Al₂O₃) oder SiC aufgewachsen, trotz erheblicher Gitterfehlanpassung von bis zu 16 % bei GaN-auf-Saphir. Eine dünne AlN- oder GaN-Nukleationsschicht bei niedriger Temperatur (500–600 °C) dient dabei als Pufferschicht: Sie wächst zunächst amorph bis polykristallin auf, wird dann ausgeheizt und rekristallisiert, wodurch ein Teil der Verspannung abgebaut wird, bevor das eigentliche einkristalline GaN-Wachstum bei 1000–1100 °C fortgesetzt wird.

Nach dem Epitaxiewachstum liegt zunächst eine durchgehende Schichtstruktur über dem gesamten Wafer vor – für einzeln ansteuerbare Bauelemente muss diese in isolierte Mesa-Strukturen unterteilt werden. Trockenätzverfahren, bei III-V-Materialien meist ICP-RIE (Inductively Coupled Plasma Reactive Ion Etching) mit chlorbasierter Chemie (Cl₂/BCl₃-Gemische, da Fluorchemie bei Ga- und In-Verbindungen keine ausreichend flüchtigen Ätzprodukte bildet), tragen dabei die Schichten bis unterhalb der aktiven Zone ab. Die Ätztiefe liegt typischerweise bei einigen Mikrometern und definiert sowohl die laterale Ausdehnung jedes einzelnen Bauelements als auch die elektrische Isolation benachbarter Strukturen auf demselben Chip – unzureichende Isolation würde zu parasitären Leckströmen zwischen benachbarten LEDs oder Lasern auf demselben Wafer führen.

Anschließend folgt die Kontaktmetallisierung, bei der p- und n-Seite grundverschiedene Anforderungen stellen. Auf der p-Seite kommen meist Ti/Au- oder Ni/Au-Schichtstapel zum Einsatz, oft ergänzt um eine dünne Pt- oder Pd-Zwischenschicht als Diffusionsbarriere; sie müssen einen möglichst niedrigen spezifischen Kontaktwiderstand (im Bereich 10⁻⁵–10⁻⁶ Ω·cm²) bei gleichzeitig guter Stromaufweitung erzielen, was wegen der geringeren Löcherbeweglichkeit in p-Halbleitern technologisch anspruchsvoller ist als bei n-Kontakten. Bei LEDs wird deshalb häufig zusätzlich eine transparente, leitfähige ITO-Schicht (Indium-Zinn-Oxid, Schichtwiderstand typisch 10–30 Ω/sq) zwischen Metallkontakt und p-GaN eingebracht, um den Strom über die gesamte Chipfläche gleichmäßig zu verteilen, ohne die Lichtauskopplung durch großflächige, undurchsichtige Metallisierung zu blockieren – ITO ist im sichtbaren Spektrum zu über 90 % transparent. Die n-Seite erhält typischerweise einen einfacheren Ti/Al-basierten Kontakt mit geringerem Kontaktwiderstand, da n-Halbleiter aufgrund der höheren Elektronenbeweglichkeit und geringeren effektiven Masse ohnehin niedrigere Kontaktbarrieren aufweisen als p-Halbleiter.

Eine Besonderheit der VCSEL-Fertigung ist die Oxidationsapertur, die eines der zentralen Probleme des vertikalen Resonatorkonzepts löst: die Notwendigkeit, den Injektionsstrom auf die kleine aktive Fläche zu konzentrieren. Dazu wird während der Epitaxie gezielt eine dünne, AlAs-reiche Schicht (typisch Al-Gehalt über 98 %) in die Schichtstruktur nahe der aktiven Zone eingebaut. Nach der Mesa-Ätzung wird diese Schicht durch selektive, laterale Nassoxidation bei erhöhter Temperatur in feuchter Stickstoffatmosphäre von den freigelegten Mesa-Kanten her in isolierendes Aluminiumoxid (AlₓOy) umgewandelt – die Oxidationsfront wächst dabei von außen nach innen mit einer material- und temperaturabhängigen, gut kontrollierbaren lateralen Rate, sodass nur eine kleine zentrale Öffnung von wenigen Mikrometern Durchmesser unoxidiert und damit leitfähig bleibt. Diese Apertur zwingt den Strom auf einen eng begrenzten zentralen Bereich der aktiven Zone und wirkt gleichzeitig als optischer Wellenleiter (durch den niedrigeren Brechungsindex des Oxids) – beides notwendig, um bei der kurzen Verstärkungsstrecke des VCSEL trotz kleiner Bauelementfläche die für den Laserbetrieb nötige Stromdichte und transversale Modenkontrolle zu erreichen.

Kantenemittierende Laserdioden benötigen für ihren Resonator zwei präzise parallele, optisch glatte Spiegelflächen an den Chipenden – anders als bei planaren Strukturierungsschritten lassen sich diese nicht durch Ätzen erzeugen, sondern werden durch kontrolliertes Kristallspalten (Cleaving) entlang bestimmter niedrigindizierter Kristallebenen hergestellt, etwa der (110)-Ebene bei GaAs-basierten Strukturen. Der Wafer wird dazu von der Rückseite mit einer feinen, diamantgeritzten Sollbruchlinie versehen; unter definiertem mechanischem Druck entlang dieser Linie bricht der Kristall entlang der energetisch günstigsten Spaltebene atomar glatt auf, ohne dass eine nachträgliche Politur nötig wäre – die entstehende Facette ist auf atomarer Ebene eben, eine Voraussetzung für geringe optische Streuverluste im Resonator.

Die so entstandenen Spaltflächen besitzen durch den Brechungsindexsprung zwischen Halbleiter (n ≈ 3,5) und Luft (n ≈ 1) bereits von Natur aus eine Reflektivität von rund 30 % gemäß den Fresnel-Gleichungen – ausreichend für einfache Fabry-Pérot-Laser, aber selten optimal für die gewünschte Balance zwischen Ausgangsleistung, Schwellstrom und Facettenlebensdauer. Deshalb werden die Facetten in der Regel zusätzlich mit dielektrischen Vielschicht-Beschichtungen versehen: Eine hochreflektierende (HR) Beschichtung aus alternierenden Viertelwellenlängen-Schichten (etwa SiO₂/TiO₂ oder SiO₂/Ta₂O₅) auf der Rückseite kann Reflektivitäten über 95 % erreichen und maximiert damit die interne Resonatorverstärkung, was den Schwellstrom senkt. Eine entspiegelnde (AR) Beschichtung auf der Frontseite reduziert die Reflektivität gezielt auf wenige Prozent und stellt so die gewünschte, asymmetrische Lichtauskopplung ein – die Kombination aus HR-Rückseite und AR-Frontseite konzentriert die nutzbare Ausgangsleistung auf eine Seite des Chips. Bei VCSEL entfällt dieser gesamte Fertigungsschritt vollständig: Die DBR-Spiegel werden, wie in Absatz 1 beschrieben, bereits während der Epitaxie als integraler Bestandteil der Schichtstruktur mitgewachsen, was einerseits den Prozessaufwand am fertigen Chip verringert, andererseits die in Kapitel 3 beschriebene, deutlich höhere Anforderung an die Spiegelreflektivität von über 99 % erst technisch beherrschbar macht – eine nachträglich aufgebrachte dielektrische Beschichtung könnte diese Präzision auf vertikalen, epitaktisch gewachsenen Flächen nicht erreichen.

Nach Strukturierung und – bei Kantenemittern – Facettenherstellung liegt der Wafer weiterhin als zusammenhängende Scheibe vor und muss in einzelne Chips vereinzelt werden. Bei den meisten III-V-Bauelementen, insbesondere bei LEDs und VCSEL, erfolgt dies durch Sägen (Dicing) mit einer diamantbeschichteten Trennscheibe, zunehmend auch per Laser-Scribing mit anschließendem Brechen entlang der geschwächten Linie, um mechanische Schädigung der Chipkanten zu minimieren. Bei Kantenemittern wird stattdessen häufig entlang der bereits gespaltenen Facettenrichtung ein zweites Mal gespalten, senkrecht zur ersten Spaltrichtung, um einzelne Laserbarren (die zunächst als durchgehender Streifen mit vielen nebeneinanderliegenden Lasern entstehen) in einzelne Chips zu zerteilen.

Der vereinzelte Chip wird anschließend auf einem Submount – meist aus Keramik (AlN, mit hoher Wärmeleitfähigkeit um 170–200 W/m·K), Kupfer oder Diamant bei besonders leistungsstarken Lasern – montiert. Zwei Montagevarianten dominieren, mit unterschiedlichen thermischen und optischen Konsequenzen: Beim Draht-Bonden wird der Chip mit der aktiven Schicht nach oben aufgeklebt (meist mit leitfähigem Silberepoxid oder eutektischem Löten) und die Kontakte per dünnem Golddraht mit dem Gehäuse verbunden – einfach und kostengünstig, aber mit einem längeren thermischen Pfad von der aktiven Zone durch das gesamte Chipsubstrat zur Wärmesenke. Beim Flip-Chip-Bonden wird der Chip umgedreht und direkt über Lötkontakte (häufig AuSn-Lot) mit dem Submount verbunden, sodass die aktive Zone nur wenige Mikrometer von der Wärmesenke entfernt liegt – dies verkürzt den thermischen Pfad erheblich und ist bei leistungsstarken LEDs und Hochleistungslasern Standard, wie im LED-Kapitel bei der Diskussion des thermischen Droop bereits angesprochen: effizientes Wärmemanagement ist direkt entscheidend für Lichtausbeute und Lebensdauer.

Den Abschluss bildet die Verkapselung, die je nach Bauelementtyp sehr unterschiedlich ausfällt. Bei weißen LEDs wird die Phosphor-Silikon-Mischung (siehe Kapitel 2) direkt über dem Chip dispensiert und thermisch ausgehärtet, oft ergänzt um eine Silikonlinse zur Strahlformung und zum Schutz vor mechanischer Beschädigung. Bei Laserdioden erfolgt dagegen häufig eine hermetische Verkapselung in einem TO-Gehäuse (benannt nach der genormten "Transistor Outline"-Bauform) mit Schutzglasfenster oder integrierter Kollimationslinse, um die empfindlichen, unbeschichteten oder dielektrisch beschichteten Facetten dauerhaft vor Feuchtigkeit, Staub und Kontamination zu schützen – organische Verunreinigungen an der Facette können unter hoher optischer Leistungsdichte lokal verbrennen und die Facette dauerhaft beschädigen (COD, Catastrophic Optical Damage), ein bekannter Ausfallmechanismus bei Hochleistungslasern.