Halbleitertechnologie
von A bis Z
Alles über Halbleiter und die Waferfertigung
Show Menu
Hide Menu
Start
Kapitel
Grundlagen & Materialien
Grundlagen
Der Atombau
Das Periodensystem der Elemente
Chemische Bindungen
Edelgase
Leiter – Nichtleiter – Halbleiter
Dotieren: n- und p-Halbleiter
Der p-n-Übergang
Transistoren und Speicher
CMOS vs. Bipolar
Bulk vs. SOI
Waferherstellung
Silicium
Herstellung von Rohsilicium
Herstellung des Einkristalls
Der Wafer
Dotiertechniken
Verbindungshalbleiter
Grundlagen & Materialsystem
Kristallwachstum & Substrate
SiC-Leistungsbauelemente
GaN-Leistungsbauelemente
Anwendungsfelder & Systemvergleich
Front-End-Prozesse
Oxidation
Industrielle Verwendung
Erzeugung von Oxidschichten
Bauelementisolation
Abscheidung
Plasma, der 4. Aggregatzustand
CVD-Verfahren
PVD-Verfahren
Metallisierung
Anforderungen an die Metallisierung
Aluminiumtechnologie
Kupfertechnologie
Der Metall-Halbleiter-Kontakt
Mehrlagenverdrahtung
Lithografie
Belichten und Belacken
Belichtungsverfahren
Der Fotolack
Entwickeln und Kontrolle
Maskentechnik
Optical Proximity Correction (OPC)
DUV vs. EUV
Nasschemie
Ätztechnik allgemein
Nassätzen
Scheibenreinigung
Trockenätzen
Übersicht
Trockenätzverfahren
Anlagentechnik (Reaktortypen)
Verbindungshalbleiter und High-k-Materialien
Back-End & Test
Messtechnik
Schichtdickenmessung
Partikelmessung
CD-Messung
Overlay-Messung
Wafertest
Der Wafertest
Finaler Test und Binning
Montage
Dicing
Die Attach
Bonding
Verkapselung
Advanced Packaging / 3D-Integration
Grenzen der klassischen Integration
Through-Silicon Via (TSV)
2.5D-Integration: Der Interposer
3D-Stacking
Chiplets & heterogene Integration
Anwendungsfelder & Ausblick
Bauelemente & Anwendungen
Bauelemente
Aufbau eines n-Kanal-FET
Aufbau eines npn-Transistors
Aufbau eines FinFET
DRAM-Fertigung: der Trench-Kondensator-Prozess
Digitaltechnik
Vom Transistor zum Gatter
Der CMOS-Fertigungsablauf
Die SRAM-Zelle
Die DRAM-Zelle
Die Flash-Speicherzelle
Design Rules
Layout versus Schematic (LVS)
Schaltungslayouts
Aufbau eines Prozessors
CPU vs. GPU
Warum neue Speichertechnologien?
MRAM – Magnetoresistive RAM
ReRAM – Resistive RAM
PCM – Phase-Change Memory
Vergleich & Einordnung
Mikromechanik
Einführung MEMS
Anisotropes Ätzen von Silicium
Opferschichttechnik
Bulk- vs. Surface-Micromachining
Der MEMS-Beschleunigungssensor
Das Mikrofon und der Drucksensor
DRIE: Deep Reactive Ion Etching
Optoelektronik & Photonik
Grundlagen der Optoelektronik
Leuchtdioden (LED)
Laserdioden
Photodioden & Photodetektoren
Integration & Anwendungen
Herstellung optoelektronischer Bauelemente
Wie funktioniert...?
Fertigungsprozesse
Bauelemente & Digitaltechnik
Optoelektronik
Packaging & Sonstiges
Prozessabfolge
Lieferkette
PDF
Chipfertigung
Lexikon
Technologie
10000 nm
3000 nm
1500 nm
1000 nm
800 nm
600 nm
350 nm
250 nm
180 nm
130 nm
90 nm
65 nm
45 nm
32 nm
22 nm
16 nm
11 nm
7 nm
5 nm
3 nm
2 nm
Akronyme
Statistiken
Anzahl hergestellter Bits
Berechnung pro Sekunde pro 1000 €
Bit pro Euro (DRAM)
Entwicklung der Gategröße von MOSFETs
Fertigungskosten der Technologieknoten
Fertigungskosten pro Transistor
FLOPS: Gleitkommaoperationen
Intel:AMD - Fertigungsschritte
Intel:AMD - Taktfrequenz
Intel:AMD - Transistoranzahl
Millionen Instruktionen pro Sekunde
Wellenlänge - Strukturgröße
Aktuelles
Wie funktioniert...?
English
Download als PDF
Fertigungsprozesse
Wie funktioniert Chemisch-Mechanisches Polieren (CMP)?
Wie funktioniert Lithografie in der Chipherstellung?
Wie funktioniert Ionenimplantation?
Wie funktioniert Chemical Vapor Deposition (CVD)?
Wie funktioniert Plasmaätzen?
Wie funktioniert Epitaxie?
Wie funktioniert ein Reinraum?
Bauelemente & Digitaltechnik
Wie funktioniert ein MOSFET?
Wie funktioniert ein FinFET?
Wie funktioniert ein Transistor allgemein?
Wie funktioniert ein Flash-Speicher?
Wie funktioniert MRAM?
Wie funktioniert ein Mikroprozessor auf Chip-Ebene?
Optoelektronik
Wie funktioniert eine LED?
Wie funktioniert eine Laserdiode?
Wie funktioniert eine Solarzelle?
Packaging & Sonstiges
Wie funktioniert 3D-Chip-Integration (Advanced Packaging)?
Wie funktioniert ein MEMS-Sensor?
Wie funktioniert Wire Bonding?
Warum werden Chips immer kleiner (Moore's Law kurz erklärt)?
Zurück
Weiter:
Fertigungsprozesse
Suche
This page is also available in
english
.
Inhalt
Grundlagen
Waferherstellung
Oxidation
Abscheidung
Metallisierung
Lithografie
Nasschemie
Trockenätzen
Verbindungshalbleiter
Messtechnik
Wafertest
Montage
Advanced Packaging / 3D-Integration
Bauelemente
Digitaltechnik
Mikromechanik
Optoelektronik & Photonik
Wie funktioniert...?
Fertigungsprozesse
Bauelemente & Digitaltechnik
Optoelektronik
Packaging & Sonstiges