Halbleitertechnologie von A bis Z

Ein Digital-Analog-Wandler (DAC, Digital-to-Analog Converter) erzeugt aus einem N-Bit-Digitalcode eine analoge Spannung oder einen analogen Strom aus 2^N möglichen diskreten Ausgangswerten.

Zur Bewertung der Linearität dienen zwei Kenngrößen: Die DNL (Differential Non-Linearity) beschreibt die Abweichung des Abstands zweier benachbarter Ausgangscodes vom idealen LSB-Schritt – eine DNL ≤ –1 LSB führt zu nicht-monotonem Verhalten. Die INL (Integral Non-Linearity) beschreibt die kumulierte Abweichung der gesamten Übertragungskennlinie von der idealen Geraden.

Für die dynamische Bewertung ist die Settling Time entscheidend: die Zeit, bis der Ausgang nach einem Codewechsel innerhalb eines definierten Fehlerbands (z. B. ±½ LSB) einschwingt. Sie begrenzt die maximale Update-Rate des DACs und wird von der Bandbreite der Ausgangsstufe (häufig ein OpAmp-Puffer) mitbestimmt.

Der R-2R-DAC nutzt ein Widerstandsnetzwerk aus nur zwei Widerstandswerten (R und 2R), das sich über beliebig viele Bits kaskadieren lässt, ohne dass – anders als bei einem binär gewichteten Widerstandsnetzwerk – extrem große Widerstandsverhältnisse zwischen MSB und LSB entstehen. An jedem Knoten des Netzwerks wird je nach Bitwert entweder gegen Masse oder gegen die Referenzspannung geschaltet.

Der große Vorteil ist die gute Herstellbarkeit mit nur zwei präzise zueinander passenden Widerstandswerten, was Flächenbedarf und Matching-Anforderungen reduziert. Die erreichbare Genauigkeit hängt jedoch stark vom Matching der Schaltertransistoren und der Widerstände ab; R-2R-DACs werden häufig für Auflösungen im Bereich von 8–16 Bit bei moderaten Geschwindigkeiten eingesetzt.

Der Current-Steering-DAC ist die dominante Architektur für hohe Geschwindigkeiten. Er besteht aus einem Array binär oder thermometer-kodiert gewichteter Stromquellen, die je nach Digitalcode auf einen von zwei Ausgangszweigen (differenziell) geschaltet werden. Ein Ausgangswiderstand oder eine transimpedante Stufe wandelt den resultierenden Ausgangsstrom in eine Spannung.

Da keine internen OpAmps mit begrenzter Bandbreite im Signalpfad liegen, erreichen Current-Steering-DACs sehr hohe Abtastraten (bis in den GHz-Bereich) bei Auflösungen von typisch 8–16 Bit. Bei den höchstwertigen Bits wird meist eine thermometer-kodierte Segmentierung eingesetzt, um Monotonie zu garantieren und Glitches beim Codewechsel zu minimieren, während die niederwertigen Bits binär gewichtet realisiert werden (segmentierte Architektur).

Analog zum Sigma-Delta-ADC nutzt der Sigma-Delta-DAC Überabtastung und Noise Shaping, jedoch in umgekehrter Signalrichtung: Ein digitaler Interpolationsfilter erhöht zunächst die Datenrate des Eingangssignals, ein digitaler Sigma-Delta-Modulator reduziert anschließend die Wortbreite (häufig auf 1 Bit) und verschiebt dabei das Quantisierungsrauschen zu hohen Frequenzen. Ein sehr einfacher, hochlinearer 1-Bit-DAC wandelt den resultierenden Bitstrom, ein analoger Tiefpassfilter glättet das Ergebnis zum finalen Analogsignal.

Da der eigentliche DAC-Kern nur 1 Bit auflöst, entfällt das Matching-Problem mehrbittiger Widerstands- oder Stromquellen-Arrays fast vollständig – auf Kosten einer höheren erforderlichen Taktrate und digitalen Filterkomplexität. Sigma-Delta-DACs dominieren daher hochauflösende Audioanwendungen (typisch 16–24 Bit).

Wie bei ADCs bestimmt der Anwendungsfall die Architektur: Hohe Geschwindigkeit bei moderater Auflösung spricht für Current-Steering, hohe Auflösung bei moderater Bandbreite für Sigma-Delta. R-2R-DACs finden sich heute vor allem dort, wo einfache, robuste Signalerzeugung ohne Hochgeschwindigkeitsanforderungen genügt.