DAC-Architekturen

Ein Digital-Analog-Wandler (DAC, Digital-to-Analog Converter) erzeugt aus einem N-Bit-Digitalcode eine analoge Spannung oder einen analogen Strom aus 2^N möglichen diskreten Ausgangswerten.

Zur Bewertung der Linearität dienen zwei Kenngrößen: Die DNL (Differential Non-Linearity) beschreibt die Abweichung des Abstands zweier benachbarter Ausgangscodes vom idealen LSB-Schritt – eine DNL ≤ –1 LSB führt zu nicht-monotonem Verhalten. Die INL (Integral Non-Linearity) beschreibt die kumulierte Abweichung der gesamten Übertragungskennlinie von der idealen Geraden.

Für die dynamische Bewertung ist die Settling Time entscheidend: die Zeit, bis der Ausgang nach einem Codewechsel innerhalb eines definierten Fehlerbands (z. B. ±½ LSB) einschwingt. Sie begrenzt die maximale Update-Rate des DACs und wird von der Bandbreite der Ausgangsstufe (häufig ein OpAmp-Puffer) mitbestimmt.

Der R-2R-DAC nutzt ein Widerstandsnetzwerk aus nur zwei Widerstandswerten (R und 2R), das sich über beliebig viele Bits kaskadieren lässt, ohne dass – anders als bei einem binär gewichteten Widerstandsnetzwerk – extrem große Widerstandsverhältnisse zwischen MSB und LSB entstehen. An jedem Knoten des Netzwerks wird je nach Bitwert entweder gegen Masse oder gegen die Referenzspannung geschaltet.

Der große Vorteil ist die gute Herstellbarkeit mit nur zwei präzise zueinander passenden Widerstandswerten, was Flächenbedarf und Matching-Anforderungen reduziert. Die erreichbare Genauigkeit hängt jedoch stark vom Matching der Schaltertransistoren und der Widerstände ab; R-2R-DACs werden häufig für Auflösungen im Bereich von 8–16 Bit bei moderaten Geschwindigkeiten eingesetzt.