Si-Leistungsbauelemente (Power-MOSFET, IGBT)

Der vertikale Si-Power-MOSFET (meist als DMOS – Double-Diffused MOS – ausgeführt) trägt den Strom senkrecht durch den Wafer: Source und Gate liegen an der Oberseite, der Drain-Kontakt an der Waferrückseite. Diese Geometrie erlaubt hohe Ströme bei kompakter Chipfläche, da die gesamte Chipfläche als Stromquerschnitt zur Verfügung steht. Der entscheidende Nachteil zeigt sich bei steigender Sperrspannung: Der Durchlasswiderstand R_DS(on) wächst näherungsweise mit der 2,5-ten Potenz der Durchbruchspannung, weil die niedrige kritische Feldstärke von Silizium eine dicke, schwach dotierte Driftzone erfordert, um das elektrische Feld im Sperrfall aufzunehmen. Genau dieser Zusammenhang steckt hinter der Baliga-Figure-of-Merit, die im Kapitel zu Verbindungshalbleitern als Bewertungsgröße für Leistungsbauelemente eingeführt wird – und erklärt, warum klassische Si-MOSFETs oberhalb einiger hundert Volt schnell unwirtschaftlich werden.

Ab Mitte der 1990er-Jahre durchbrach die Superjunction-Technik (bekannt unter Markennamen wie CoolMOS) diesen Zusammenhang teilweise. Anstelle einer einheitlich schwach dotierten Driftzone werden abwechselnd schmale p- und n-Säulen eingebracht, die sich im Sperrfall gegenseitig lateral ausräumen („charge balancing“). Dadurch kann die n-Driftzone deutlich höher dotiert werden, ohne die Durchbruchspannung zu verringern – R_DS(on) skaliert dann nur noch näherungsweise linear statt mit hoher Potenz mit der Spannung. Superjunction-MOSFETs dominieren heute den Bereich von etwa 500 bis 900 V (Schaltnetzteile, PFC-Stufen) und sind damit die stärkste Si-Konkurrenz zu GaN-HEMTs in diesem Spannungsfenster – allerdings mit geringerer Schaltfrequenz durch höhere Ausgangskapazität. Am eigentlichen Gate ändert sich dabei nichts: Es sitzt wie beim klassischen Power-MOSFET ganz oben an der Oberfläche und steuert den Kanal in der obersten p-Wanne, die elektrisch mit den darunterliegenden p-Säulen verbunden ist. Die Säulen selbst tragen keinen Kanal, sondern übernehmen ausschließlich die Feldformung in der Driftzone. Weil die Säulen mit 40 bis 60 µm sehr tief sind, reicht klassische Diffusion oder Implantation zur Herstellung nicht aus. Durchgesetzt hat sich das Trench-Fill-Verfahren: In die fertige n-Epitaxieschicht wird ein tiefer, schmaler Graben trockengeätzt (Deep Reactive Ion Etching) und anschließend mit p-dotiertem Silizium epitaktisch wieder aufgefüllt, gefolgt von einer CMP-Planarisierung der Oberfläche. Ältere Prozessgenerationen nutzten stattdessen Multi-Epitaxie: mehrere dünne Epitaxieschritte mit jeweils lokaler p-Implantation, die erst am Ende zu einer durchgehenden Säule zusammendiffundieren – aufwändiger, aber ohne die anspruchsvolle Grabenätzung.