FPGA-Prototyping erleichtert Verifikation komplexer SoCs

1. September 2026

FPGA-Prototyping erleichtert Verifikation komplexer SoCs

Bild: ChatGPT

Mit wachsender Komplexität moderner Systems-on-Chip reicht reine Software-Simulation zur Verifikation von Hardware- und Software-Zusammenspiel oft nicht mehr aus. Hardware Assisted Verification (HAV) auf Basis von FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-Prototyping bietet hier eine deutlich höhere Ausführungsgeschwindigkeit als klassische RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.-Simulatoren und ermöglicht es, eingebettete Software bereits vor dem Tape-out gegen ein realistisches Abbild der Zielhardware zu testen.

Früher waren solche Prototyping-Plattformen teuren High-End-Projekten vorbehalten, da sie hohen Aufwand bei der Partitionierung des Designs auf mehrere FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.s sowie bei Debug-Infrastruktur erforderten. Fortschritte bei Kapazität und Verfügbarkeit großer FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-Bausteine sowie verbesserte Werkzeuge für automatisiertes Mapping und Timing-Closure haben die Einstiegshürden jedoch gesenkt, sodass auch kleinere Teams von HAV profitieren können.

Nutzen für den Entwicklungsprozess

Durch die frühzeitige Verfügbarkeit eines lauffähigen Hardware-Abbilds können Firmware- und Treiberentwicklung parallel zum Hardware-Design fortschreiten, statt auf die erste Silizium-Revision zu warten. Das verkürzt die Zeit bis zur Marktreife und reduziert das Risiko kostspieliger Nacharbeiten, wenn Integrationsprobleme erst nach dem Tape-out entdeckt werden.

Insgesamt zeigt sich, dass FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-basiertes Prototyping sich vom Nischenwerkzeug für Großprojekte zu einem praktikablen Baustein im Verifikationsflow vieler SoC-Entwicklungen entwickelt hat, unterstützt durch reifere Toolchains und günstigere Hardware.

Quelle: EDN

Hintergrund dazu: Digitaltechnik

← Alle Beiträge