Sequentielle Logik: Flip-Flops, Latches und Taktbäume

Die einfachste bistabile Kippstufe lässt sich aus zwei über Kreuz rückgekoppelten NOR- oder NAND-Gattern aufbauen und wird als SR-Latch (Set-Reset-Latch) bezeichnet. Bei der NOR-Variante hält die Schaltung ihren Zustand, solange beide Eingänge S (Set) und R (Reset) auf 0 liegen; ein High-Pegel an S setzt den Ausgang Q auf 1, ein High-Pegel an R setzt ihn auf 0, und die Kombination S=R=1 ist als verbotener Zustand definiert, da dabei beide Ausgänge Q und das invertierte Q̄ gleichzeitig auf 0 fallen und der nachfolgende Zustand beim gemeinsamen Zurückschalten auf 0 unbestimmt ist – welches der beiden Gatter zuerst "gewinnt", hängt von winzigen Laufzeitunterschieden ab.

Die namensgebende Rückkopplung entsteht dadurch, dass der Ausgang jedes Gatters auf den Eingang des jeweils anderen zurückgeführt wird: Ein einmal gesetzter Zustand hält sich selbst, da beide Gatter sich gegenseitig "stützen", solange S und R auf 0 bleiben – genau dieses Prinzip der positiven Rückkopplung liegt auch den in späteren Abschnitten behandelten Latches und Flip-Flops zugrunde. Eine gleichwertige NAND-basierte Variante, bei der die Eingänge S̄ und R̄ aktiv-low arbeiten, ist in der Praxis ebenso verbreitet, etwa zur Entprellung mechanischer Schalter, wo ein einzelner Tastendruck trotz mehrfachen Kontaktprellens nur eine einzige, saubere Zustandsänderung erzeugen soll.

Das SR-Latch bildet damit das einfachste Element, das sich einen einzelnen Bit-Zustand "merken" kann, ohne dass dafür ein Taktsignal nötig ist – es reagiert unmittelbar (asynchron) auf Änderungen an S und R, was es zugleich anfällig für kurze Störimpulse macht. Ergänzt man die Eingänge um ein Taktsignal und eine Torschaltung, die S und R nur während einer aktiven Taktphase durchlässt, entsteht daraus ein getaktetes SR-Latch – die Vorstufe zu den in den folgenden Abschnitten behandelten taktflankengesteuerten Flip-Flops.

Aufbauend auf dem SR-Prinzip haben sich in der Digitaltechnik vier grundlegende Flip-Flop-Typen etabliert, die sich in ihrer Eingangsbeschaltung und damit in ihrem Verhalten unterscheiden, auch wenn intern letztlich immer dieselbe bistabile Kippstufe steckt. Das SR-Flip-Flop übernimmt das Verhalten des SR-Latch inklusive des verbotenen Zustands, nur eben taktflankengesteuert statt pegelgesteuert. Das JK-Flip-Flop schließt diese Lücke, indem die Kombination J=K=1 nicht verboten ist, sondern den Ausgang bei jeder aktiven Taktflanke toggeln lässt (Q wechselt in sein Komplement); für J=1,K=0 setzt es wie beim S-Eingang, für J=0,K=1 setzt es zurück wie beim R-Eingang, und für J=K=0 hält es seinen Zustand.

Das T-Flip-Flop (Toggle) ist ein Spezialfall des JK-Flip-Flops mit nur einem Eingang T, der bei T=1 in jedem Taktzyklus toggelt und bei T=0 den Zustand hält – eine Funktion, die insbesondere in Frequenzteilern und asynchronen Zählerschaltungen gebraucht wird, da eine Kette von T-Flip-Flops mit T=1 an jedem Ausgang die Taktfrequenz sukzessive halbiert. Historisch wurden SR-, JK- und T-Flip-Flops direkt aus diskreten Gattern realisiert, bevor sich mit der Verbreitung dichter integrierter Schaltungen ein einheitlicherer Ansatz durchsetzte.

Das in der modernen CMOS-Logik mit Abstand am häufigsten eingesetzte D-Flip-Flop (Data- oder Delay-Flip-Flop) übernimmt bei jeder aktiven Taktflanke einfach den am D-Eingang anliegenden Wert, ohne die Mehrdeutigkeit von SR- oder die Umschaltlogik von JK-Flip-Flops – die charakteristische Gleichung lautet schlicht Q(t+1) = D. Da sich SR-, JK- und T-Verhalten bei Bedarf auch durch zusätzliche kombinatorische Logik vor einem D-Flip-Flop nachbilden lassen (etwa T = D XOR Q für ein Toggle-Verhalten), wird in modernen Standardzellenbibliotheken praktisch ausschließlich das D-Flip-Flop als Basiszelle bereitgestellt, und die folgenden Abschnitte konzentrieren sich entsprechend auf dessen Aufbau und Timing-Verhalten.