Die zunehmende Verbreitung von Chiplet-basierten Architekturen mit 2.5D- und 3D-Integration stellt die EDA-Forschung vor ein grundlegendes Problem: Es fehlt an einheitlichen, öffentlich zugänglichen Testfällen, um neue Algorithmen für Platzierung, Verdrahtung und thermisches Management fair zu vergleichen. Ein Team der University of California, Los Angeles hat nun eine offene Benchmark-Suite vorgestellt, die genau diese Lücke schließen soll.

Die Sammlung enthält wiederverwendbare virtuelle Chiplet-Modelle, die unterschiedliche Funktionsblöcke abbilden: Rechenkerne, Speicher, I/O-Schnittstellen, analoge Schaltungsteile sowie die zugehörigen Substrat- und Interposer-Strukturen. Damit lassen sich realistische heterogene Systeme nachbilden, wie sie in modernen Advanced-Packaging-Ansätzen mit gestapelten oder nebeneinander angeordneten Chiplets vorkommen, ohne dass Forschungsgruppen auf proprietäre oder unvollständige Datensätze angewiesen sind.

Bedeutung für die Physical-Design-Forschung

Solche Testfälle sind eine wichtige Grundlage für die Entwicklung neuer Platzierungs- und Routing-Algorithmen, die speziell auf die Anforderungen von 3D-IC-Systemen zugeschnitten sind, etwa im Umgang mit Through-Silicon-Vias, unterschiedlichen thermischen Profilen der einzelnen Chiplets und komplexen Verbindungshierarchien zwischen den Ebenen. Durch die offene Verfügbarkeit können Forschungsergebnisse künftig direkter miteinander verglichen werden, was die Weiterentwicklung von Werkzeugen für die physische Implementierung heterogener Systeme beschleunigen dürfte.

Die vollständige technische Arbeit mit Details zu den Modellen und der Methodik ist über die verlinkte Quelle zugänglich.