Die Fehlersuche bei gestapelten 3D-IC-Architekturen gilt als eine der aufwendigsten Aufgaben im modernen Chipdesign. Durch die enge Verzahnung mehrerer Die-Ebenen, Through-Silicon-Vias und komplexer Interconnect-Strukturen entstehen Fehlerbilder, die sich nicht mehr auf ein einzelnes Modul oder eine Schicht zurückführen lassen. Klassische Debug-Workflows erfordern deshalb oft manuelle Analyse durch mehrere Ingenieurteams, die Simulationsergebnisse, Testdaten und Layoutinformationen händisch zusammenführen müssen.

Ein neuer Ansatz setzt auf sogenannte agentische KI-Systeme, bei denen mehrere spezialisierte Softwareagenten eigenständig Teilaufgaben übernehmen und ihre Ergebnisse koordiniert zusammenführen. Ein Agent kann etwa Testdaten auf Anomalien prüfen, ein weiterer elektrische Simulationsmodelle mit den realen Messwerten abgleichen, während ein dritter Layout- und Prozessdaten heranzieht, um mögliche physikalische Fehlerursachen einzugrenzen. Durch diese Orchestrierung mehrerer Agenten lässt sich die Root-Cause-Analyse laut Beschreibung von tagelangen Prozessen auf einen Zeitrahmen von wenigen Minuten reduzieren.

Bedeutung für die 3D-IC-Fertigung

Mit zunehmender Verbreitung von Chiplet-basierten Designs und heterogener Integration wächst der Bedarf an automatisierten Debug-Werkzeugen, da die Komplexität einzelner Testfälle exponentiell mit der Anzahl gestapelter Dies steigt. Automatisierte, KI-gestützte Diagnosewerkzeuge könnten damit zu einem wichtigen Baustein werden, um Entwicklungszyklen bei fortschrittlichen Packaging-Technologien spürbar zu verkürzen und die Time-to-Market neuer Produkte zu verbessern.