Vom PNP zum CMOS: Warum die Halbleiterlogik ihren eigenen Weg ging

14.09.2026

Wer heute einen Prozessor aufschraubt, findet darin fast ausschließlich CMOS-Transistoren – stromsparend, schnell, milliardenfach integriert. Dass es fast vierzig Jahre gedauert hat, bis sich genau diese Technik durchsetzte, und dass der Weg dorthin über Umwege wie RTL, DTL, TTL, ECL und NMOS führte, ist keine Fußnote der Technikgeschichte, sondern das Ergebnis einer Kette von sehr konkreten physikalischen und wirtschaftlichen Zwängen. Jede Ablösung kam erst, als die vorherige Technik an eine harte Wand lief – nie früher.

Germanium zwingt zu PNP

Am Anfang steht Germanium. Der 1947 in den Bell Labs vorgestellte Spitzentransistor und die kurz danach folgenden Legierungstransistoren wurden fast ausnahmslos als PNP-Bauelemente gefertigt – und das hatte nichts mit besserer Physik zu tun, sondern mit dem, was sich damals überhaupt herstellen ließ. Indium erwies sich als nahezu idealer Akzeptor für Germanium: Es hat einen niedrigen Schmelzpunkt, lässt sich bei moderaten Temperaturen in die Germaniumoberfläche einlegieren und bildet dabei saubere, abrupte pn-Übergänge. Dieser Legierungsprozess machte aus der Transistorherstellung ein reproduzierbares, industrietaugliches Verfahren – und weil Indium ein Akzeptor ist, entstand dabei zwangsläufig ein PNP-Transistor auf n-dotiertem Germanium-Grundmaterial. Eine vergleichbar einfache, verlässliche Route zu NPN-Germaniumtransistoren gab es schlicht nicht. Die Fertigungschemie entschied, nicht das Schaltungsdesign.

Silizium dreht die Vorzeichen um

Das änderte sich, als ab Mitte der 1950er Jahre Silizium das Rennen machte – zunächst wegen seiner Temperaturstabilität und der schützenden, thermisch gewachsenen Oxidschicht, die Germanium nie bieten konnte. Mit dem planaren Prozess, den Jean Hoerni 1959 bei Fairchild entwickelte, kehrte sich die Vorzugsrichtung um: Die Diffusion von Phosphor und Bor in ein p-dotiertes Substrat ließ sich für NPN-Strukturen besonders elegant und reproduzierbar gestalten – und dieser Prozess wurde zur Grundlage der integrierten Schaltung überhaupt. Hinzu kam ein physikalisches Argument, das bis heute gilt: Elektronen sind in Silizium etwa zwei- bis dreimal beweglicher als Löcher. Ein NPN-Transistor, bei dem Elektronen als Minoritätsträger die Basis durchqueren, ist deshalb bei gleicher Geometrie schneller als sein PNP-Gegenstück. Fertigungsprozess und Physik zeigten nun beide in dieselbe Richtung – und NPN wurde zum Standard, der es bis heute geblieben ist.

Die Logikfamilien: eine Geschichte von Kompromissen

Mit den ersten integrierten Schaltungen begann in den frühen 1960er Jahren das Wettrennen um digitale Logik – und auch hier folgte eine Familie auf die andere, sobald die vorherige an ihre Grenzen stieß.

RTL (Resistor-Transistor-Logik), etwa ab 1961 in Fairchilds „Micrologic“-Bausteinen, war die denkbar einfachste Lösung: Eingangswiderstände und ein einzelner Transistor pro Gatter. Genau diese Einfachheit war ihr Verhängnis – die widerstandsbasierten Eingänge boten kaum Störabstand und ließen sich nur mit wenigen Gattern kaskadieren, bevor Rauschen und Pegelverschiebungen die Schaltung zum Kippen brachten.

DTL (Dioden-Transistor-Logik) löste genau dieses Problem: Dioden am Eingang übernahmen die UND-Verknüpfung und speisten erst dann einen einzelnen Transistor als Inverter. Das verbesserte Störabstand und Fan-out erheblich, blieb aber eine sättigende Logik – die Dioden kosteten Spannungsabfall und Schaltzeit.

TTL (Transistor-Transistor-Logik) war der eigentliche Durchbruch. Sylvania brachte 1963 die ersten Bausteine, doch den Siegeszug trat TTL erst an, als Texas Instruments die Eingangsdioden durch einen einzigen Multiemitter-Transistor ersetzte – schneller, kompakter, mit besserem Fan-out. Entscheidend für die jahrzehntelange Dominanz war aber weniger die Technik selbst als eine geschäftliche Entscheidung: TI ließ die 5400/7400-Serie bewusst bei mehreren Herstellern als Zweitquelle fertigen. Damit entstand ein herstellerübergreifender, pinkompatibler Standard, auf dem tausende Platinendesigns aufbauten. Genau dieses Ökosystem – nicht rohe Schaltgeschwindigkeit – hielt TTL über Verbesserungsstufen wie Schottky-TTL (1970, sättigungsfrei durch Schottky-geklemmte Transistoren) und Low-Power-Schottky (1976) bis weit in die 1980er Jahre konkurrenzfähig, selbst als CMOS in hochintegrierten Schaltungen längst überlegen war. Erst CMOS-Familien mit TTL-kompatiblen Pegeln (74HCT, 74ACT) erlaubten es, TTL-Bausteine unbemerkt gegen CMOS auszutauschen – ein sanfter, kein abrupter Übergang.

ECL (Emittergekoppelte Logik), 1962 bei IBM von Hannon Yourke vorgestellt, verfolgte ein ganz anderes Ziel: maximale Geschwindigkeit um praktisch jeden Preis. Weil die Transistoren nie in Sättigung gehen, sondern der Strom nur zwischen zwei Pfaden umgeschaltet wird, entfällt die sättigungsbedingte Ausräumzeit fast vollständig – ECL erreichte Schaltzeiten im Sub-Nanosekundenbereich, lange bevor andere Familien dort ankamen. Der Preis war eine praktisch konstante, hohe Verlustleistung, weil der Querstrom nie wirklich abgeschaltet wird. Für Großrechner und Supercomputer wie die IBM System/370 oder Crays Vektorrechner war das ein guter Tausch: Dort zählte reine Taktrate mehr als Stromrechnung oder Kühlaufwand, und ECL blieb dort bis weit in die 1980er, in Nischen sogar bis in die 1990er Jahre konkurrenzlos – erst als CMOS durch immer kleinere Strukturbreiten von selbst in ECL-Geschwindigkeitsregionen vorstieß, verlor ECL als Gatterlogik seine Daseinsberechtigung. Ihr Grundprinzip lebt bis heute weiter, in Form differenzieller Low-Swing-Signalübertragung (PECL, LVPECL, stromgesteuerte Logik) für Hochgeschwindigkeits-Schnittstellen und Taktverteilung.

Warum ausgerechnet PMOS zuerst kam

Parallel dazu nahm eine völlig andere Bauelementfamilie Fahrt auf: der Feldeffekttransistor. Theoretisch schon in den 1920er/30er Jahren patentiert, aber erst 1959/60 bei Bell Labs von Kahng und Atalla praktisch demonstriert, litt der frühe MOS-Transistor an einem hausgemachten Problem: der Grenzfläche zwischen Silizium und dem thermisch gewachsenen Siliziumdioxid. Diese Grenzfläche enthielt eine positive Festladung sowie bewegliche Natrium-Ionen aus unzureichend reinen Prozessumgebungen. Positive Ladungen an dieser Grenzfläche neigen dazu, darunterliegendes p-dotiertes Silizium leicht zu invertieren – für einen n-Kanal-Transistor (NMOS), der auf genau diesem p-Substrat aufbaut, bedeutete das einen instabilen, zu negativ driftenden Schwellenspannungswert. Im schlimmsten Fall leitete der Transistor bereits bei null Volt Gate-Spannung – ein normalerweise-aus gedachtes Bauelement, das sich nicht zuverlässig abschalten ließ. PMOS-Transistoren auf n-Substrat waren von derselben Ladung zwar ebenfalls betroffen, blieben aber in einem praktisch nutzbaren, selbstsperrenden Arbeitsbereich. Deshalb war PMOS in den 1960er und frühen 1970er Jahren die einzige MOS-Technik, die sich zuverlässig fertigen ließ – sie fand ihren Weg in erste Taschenrechner und, 1971, in den Intel 4004, den ersten kommerziellen Mikroprozessor.

NMOS: schneller, sobald die Oxidqualität stimmte

Das Grenzflächenproblem war kein physikalisches Naturgesetz, sondern ein Reinheitsproblem – und wurde als solches gelöst. Die Einführung von Chlor- beziehungsweise HCl-Gettering während der Oxidation band die störenden Natrium-Ionen chemisch, gepaart mit generell saubereren Reinraumprozessen. Ab den frühen 1970er Jahren ließen sich damit stabile, verlässliche NMOS-Anreicherungstransistoren fertigen. Und sobald das möglich war, gab es für NMOS kein Zurück mehr: Dieselbe höhere Elektronenbeweglichkeit, die schon Silizium-NPN-Bipolartransistoren schneller machte als PNP, verschaffte auch NMOS gegenüber PMOS einen handfesten Geschwindigkeits- und Flächenvorteil. NMOS wurde zur Trägertechnologie der Mikroprozessor-Revolution – Intel 8080, MOS 6502, Zilog Z80 – und dominierte auch im dynamischen Speicher, weil sich damit dichtere, schnellere Schaltungen bauen ließen als mit PMOS oder Bipolarlogik.

CMOS: die richtige Idee zur falschen Zeit – und wann sie richtig wurde

Die eigentlich elegante Lösung war schon lange bekannt. Frank Wanlass beschrieb und patentierte das CMOS-Prinzip bereits 1963 bei Fairchild: Ein komplementäres Paar aus PMOS- und NMOS-Transistor sorgt dafür, dass im statischen Zustand nie beide gleichzeitig leiten – der Ruhestrom sinkt auf praktisch null, ein fundamentaler Vorteil gegenüber jeder bipolaren oder einfachen MOS-Logik. Trotzdem dauerte es fast zwei Jahrzehnte, bis CMOS zur Standardtechnik wurde. RCAs CD4000-Serie brachte CMOS 1968 erstmals auf den Markt, aber zunächst nur in eine klar umrissene Nische: Digitaluhren, Taschenrechner, Satelliten- und Militärelektronik – überall dort, wo Batterielebensdauer oder Strahlungshärte wichtiger waren als rohe Geschwindigkeit.

Der Grund für diese Zurückhaltung war handfest: CMOS brauchte zusätzliche Fertigungsschritte, um beide Transistortypen nebeneinander auf demselben Chip unterzubringen – n-Wannen oder p-Wannen, später Twin-Tub-Prozesse, mit entsprechend mehr Masken- und Implantationsschritten und damit höheren Kosten pro Chip. Hinzu kam ein eigenständiges Zuverlässigkeitsrisiko: der Latch-up-Effekt, bei dem eine parasitäre pnpn-Thyristorstruktur zwischen benachbarter Wanne und Substrat durch Störimpulse gezündet werden und einen destruktiven Kurzschlussstrom auslösen kann – ein Problem, das erst durch Guard-Ring-Layouts und epitaktische Substrate beherrschbar wurde. Und schließlich war frühes CMOS bei gleicher Strukturgröße schlicht langsamer als NMOS, weil die aufwendigere Komplementärstruktur mehr Kapazität und größere Flächen mit sich brachte. Solange NMOS „gut genug“ und deutlich billiger war, gab es für die Industrie keinen zwingenden Grund zum Wechsel.

Dieser Grund kam Anfang der 1980er Jahre – als die sogenannte Leistungskrise der NMOS-VLSI-Technik. Mit jeder neuen Generation integrierter Schaltungen wuchs die Transistorzahl pro Chip exponentiell, und weil NMOS-Gatter im Ruhezustand permanent Strom über ihre Lastelemente ziehen, stieg die statische Verlustleistung proportional mit – bis Chips buchstäblich an thermische Grenzen stießen. Ausgerechnet der fundamentale Nachteil, den CMOS von Anfang an gelöst hatte, wurde nun zum entscheidenden Engpass der gesamten Branche. Gleichzeitig sorgte die fortschreitende Strukturverkleinerung dafür, dass CMOS' eigentlicher Nachteil – seine dynamisch dominierte, aber grundsätzlich geringere Schaltgeschwindigkeit – mit jeder Schrumpfung kleiner wurde, während sein Stromvorteil bei steigender Integrationsdichte immer schwerer wog. Intels 80386 von 1985 war der erste massenmarkttaugliche x86-Prozessor in CMOS-Technik – seine Vorgänger 8086 und 80286 liefen noch in NMOS. Bis zum Ende der 1980er Jahre hatte sich das Blatt endgültig gewendet, und CMOS wurde zur universellen Logiktechnologie, die es bis heute geblieben ist.

Eine Kette von Notlösungen, keine geplante Entwicklung

Rückblickend ergibt sich ein klares Muster: PNP vor NPN, weil Indium-Legierung in Germanium einfacher war als jede Alternative. PMOS vor NMOS, weil verunreinigte Gate-Oxide n-Kanal-Bauelemente unbrauchbar machten. RTL, DTL, TTL und ECL als aufeinanderfolgende Antworten auf Störabstand, Fan-out und Geschwindigkeit – wobei TTL nicht durch Technik, sondern durch ein herstellerübergreifendes Ökosystem so lange überlebte, und ECL so lange, wie kein Konkurrent seine Rohgeschwindigkeit erreichte. Und schließlich CMOS, dessen zentraler Vorteil zwanzig Jahre lang ein Nischenargument blieb – bis die Physik der Leistungsdichte der gesamten Industrie keine andere Wahl mehr ließ. Nicht die beste Idee gewinnt zuerst, sondern die, deren Zeit gekommen ist.