Halbleitertechnologie
von A bis Z
Alles über Halbleiter und die Waferfertigung
Show Menu
Hide Menu
Start
Kapitel
Grundlagen & Materialien
Grundlagen
Der Atombau
Das Periodensystem der Elemente
Chemische Bindungen
Leiter – Nichtleiter – Halbleiter
Dotieren: n- und p-Halbleiter
Der p-n-Übergang
Transistoren und Speicher
Waferherstellung
Silicium
Herstellung von Rohsilicium
Herstellung des Einkristalls
Der Wafer
Front-End-Prozesse
Oxidation
Industrielle Verwendung
Erzeugung von Oxidschichten
Bauelementisolation
Abscheidung
Plasma, der 4. Aggregatzustand
CVD-Verfahren
PVD-Verfahren
Lithografie
Belichten und Belacken
Belichtungsverfahren
Der Fotolack
Entwickeln und Kontrolle
Maskentechnik
Optical Proximity Correction (OPC)
DUV vs. EUV
EUV-Anlagentechnik
Nasschemie
Ätztechnik allgemein
Nassätzen
Scheibenreinigung
Trockenätzen
Übersicht
Trockenätzverfahren
Anlagentechnik (Reaktortypen)
Ätzen von Verbindungshalbleitern und High-k-Materialien
Dotiertechniken
Diffusion
Ionenimplantation
Metallisierung
Anforderungen an die Metallisierung
Aluminiumtechnologie
Kupfertechnologie
Der Metall-Halbleiter-Kontakt
Chemisch-Mechanisches Polieren (CMP)
Mehrlagenverdrahtung
Messtechnik
Schichtdickenmessung
Partikelmessung
CD-Messung
Overlay-Messung
Back-End & Test
Wafertest
Der Wafertest
Finaler Test und Binning
Montage
Dicing
Die Attach
Bonding
Verkapselung
Advanced Packaging / 3D-Integration
Grenzen der klassischen Integration
Through-Silicon Via (TSV)
2.5D-Integration: Der Interposer
3D-Stacking
Chiplets & heterogene Integration
Anwendungsfelder & Ausblick
Zuverlässigkeit
ESD-Schutzstrukturen
Elektromigration, TDDB und NBTI/PBTI
Burn-in und HTOL-Tests
Bauelemente & Anwendungen
Bauelemente
Dioden
Zener- und Avalanche-Diode
Die Schottky-Diode
Die Tunneldiode
Thyristor und Triac
Feldeffekttransistoren
FET-Familien im Überblick
Aufbau eines n-Kanal-FET
Aufbau eines FinFET
Der Sperrschicht-FET (JFET)
Der Metall-Halbleiter-FET (MESFET)
Bipolartransistoren
Aufbau eines npn-Transistors
Kennlinien und Transistorgleichungen
Leistungsbauelemente
Si-Leistungsbauelemente (Power-MOSFET, IGBT)
Technologievergleich
CMOS vs. Bipolar
Bulk vs. SOI
Digitaltechnik
Grundlagen der Digitallogik
Vom Transistor zum Gatter
Der CMOS-Fertigungsablauf
Arithmetik-Schaltungen: Addierer und Multiplizierer
Sequentielle Logik: Flip-Flops, Latches und Taktbäume
Statische Timing-Analyse: Setup- und Hold-Zeit
Statische und dynamische Leistungsaufnahme, Leckströme
Klassische Speicherzellen
Die SRAM-Zelle
Die DRAM-Zelle
DRAM-Fertigung: der Trench-Kondensator-Prozess
Die Flash-Speicherzelle
EDA & Layout
Schaltungslayouts
Design Rules
Layout versus Schematic (LVS)
Prozessorarchitektur
Aufbau eines Prozessors
Steuerwerk und Befehlsausführung
CPU vs. GPU
FPGA vs. ASIC: Syntheseablauf und HDL
Speichertechnologien der Zukunft
Warum neue Speichertechnologien?
MRAM – Magnetoresistive RAM
ReRAM – Resistive RAM
PCM – Phase-Change Memory
Vergleich & Einordnung
Analog-/Mixed-Signal-Design
Operationsverstärker
ADC-Architekturen
DAC-Architekturen
Bandgap-Referenzen
Komparatoren
PLL – Phase-Locked Loop
Spannungsregler: LDO und Schaltregler
Rauschen in Halbleiterbauelementen
Optoelektronik & Photonik
Grundlagen der Optoelektronik
Leuchtdioden (LED)
Laserdioden
Photodioden & Photodetektoren
Integration & Anwendungen
Herstellung optoelektronischer Bauelemente
Solarzellen
Mikromechanik
Einführung MEMS
Anisotropes Ätzen von Silicium
Opferschichttechnik
Bulk- vs. Surface-Micromachining
Der MEMS-Beschleunigungssensor
Das Mikrofon und der Drucksensor
DRIE: Deep Reactive Ion Etching
Verbindungshalbleiter
Grundlagen & Materialsystem
Kristallwachstum & Substrate
SiC-Leistungsbauelemente
GaN-Leistungsbauelemente
Anwendungsfelder & Systemvergleich
HEMT und HBT für RF-Anwendungen
InP-basierte Photonik-Bauelemente
Wie funktioniert...?
Fertigungsprozesse
Bauelemente & Digitaltechnik
Optoelektronik
Packaging & Sonstiges
Prozessabfolge
Lieferkette
PDF
Lexikon
Technologie
10000 nm
3000 nm
1500 nm
1000 nm
800 nm
600 nm
350 nm
250 nm
180 nm
130 nm
90 nm
65 nm
45 nm
32 nm
22 nm
16 nm
11 nm
7 nm
5 nm
3 nm
2 nm
Akronyme
Statistiken
Anzahl hergestellter Bits
Berechnung pro Sekunde pro 1000 €
Bit pro Euro (DRAM)
Entwicklung der Gategröße von MOSFETs
Fertigungskosten der Technologieknoten
Fertigungskosten pro Transistor
FLOPS: Gleitkommaoperationen
Intel:AMD - Fertigungsschritte
Intel:AMD - Taktfrequenz
Intel:AMD - Transistoranzahl
Millionen Instruktionen pro Sekunde
Wellenlänge - Strukturgröße
Aktuelles
Lexikon
» G
Gasentladung
Gate
Gateoxid
Gelbraum
Gigafab
Grauraum
Suche
This page is also available in
english
.
Inhalt
Grundlagen
Waferherstellung
Oxidation
Abscheidung
Lithografie
Nasschemie
Trockenätzen
Dotiertechniken
Metallisierung
Messtechnik
Wafertest
Montage
Advanced Packaging / 3D-Integration
Zuverlässigkeit
Bauelemente
Digitaltechnik
Analog-/Mixed-Signal-Design
Optoelektronik & Photonik
Mikromechanik
Verbindungshalbleiter
Wie funktioniert...?