Der Wettlauf um den kleinsten Transistor

14.09.2026

Intel, TSMC und Samsung bewerben ihre neuesten Fertigungsknoten mit Namen wie „3 Nanometer“ oder „18A“ – Zahlen, die suggerieren, hier werde exakt eine physikalische Strukturgröße gemessen und verglichen. Tatsächlich ist der Wettlauf um den kleinsten Transistor heute mindestens so sehr eine Frage von Marketing, Ausbeute und Firmenstrategie wie von reiner Physik. Wer wirklich vorn liegt, lässt sich am Namen längst nicht mehr ablesen.

Warum „7 Nanometer“ nichts mehr mit 7 Nanometern zu tun hat

Ursprünglich bezeichnete die Knotenbezeichnung tatsächlich eine messbare Größe – meist die halbe Rastergröße der dichtesten Verdrahtungsebene. Etwa ab der 28-/22-Nanometer-Generation lösten sich diese Namen zunehmend von jeder direkt messbaren Struktur und wurden zu reinen Marketingbezeichnungen, mit denen jeder Hersteller seine eigene Generation möglichst konkurrenzfähig positionieren wollte. Intels „10-Nanometer“-Prozess erreichte am Ende eine höhere Transistordichte als TSMCs zeitgleicher „7-Nanometer“-Prozess – die Zahl allein sagte also das Gegenteil dessen aus, was tatsächlich auf dem Chip steckte. Intel zog daraus 2021 die Konsequenz und benannte seine gesamte Roadmap um: aus dem hauseigenen „10 nm“ wurde „Intel 7“, es folgen „Intel 4“, „Intel 3“ und schließlich „Intel 20A“ und „18A“ – eine explizite Abkehr von der Nanometerangabe zugunsten einer Bezeichnung, die zumindest ehrlicher zugibt, reine Modellbezeichnung zu sein. Wer Fertigungsknoten heute seriös vergleichen will, schaut auf die tatsächliche Transistordichte in Millionen Transistoren pro Quadratmillimeter statt auf den Namen.

Intels langer Vorsprung – und der Absturz bei „10 nm“

Über Jahrzehnte war Intels Prozesstechnik der unangefochtene Maßstab der Branche, getragen vom „Tick-Tock“-Rhythmus aus abwechselnder Strukturverkleinerung und Architekturerneuerung im Jahresrhythmus. Genau dieser Vorsprung zerbrach beim Sprung auf den intern „10 Nanometer“ genannten Knoten: Intel setzte sich für diese Generation ungewöhnlich ambitionierte Dichteziele, ohne rechtzeitig auf EUV-Lithografie umzusteigen, und musste stattdessen mit immer komplexerem Multiple Patterning in klassischer 193-Nanometer-Technik hantieren. Ursprünglich für 2015 geplant, verzögerte sich der Knoten mehrfach bis in die Serienfertigung 2019 – ein für die Branche beispielloser, jahrelanger Rückstand gegenüber dem eigenen Fahrplan. In genau diesem Zeitfenster zogen TSMC und Samsung an Intel vorbei und übernahmen erstmals in der Geschichte der Chipindustrie die technologische Führungsrolle im Bereich der feinsten Strukturen.

TSMCs Aufstieg zur Foundry-Nummer eins

TSMCs Erfolg beruht auf einem Geschäftsmodell, das Firmengründer Morris Chang 1987 als einer der Ersten konsequent verfolgte: das reine Auftragsfertiger-Modell, bei dem TSMC selbst keine eigenen Chips entwirft, sondern ausschließlich für andere fertigt – Apple, AMD, Nvidia, Qualcomm und praktisch jeden anderen namhaften Chipdesigner. Dieses Modell bündelt die Entwicklungskosten eines neuen Fertigungsknotens über eine riesige, diversifizierte Kundenbasis, was TSMC eine Skalen- und Volumenökonomie verschafft, mit der ein einzelner integrierter Hersteller wie Intel nur schwer mithalten kann. TSMC war 2019 der erste Hersteller, der EUV-Lithografie in nennenswertem Umfang in die Serienfertigung brachte, und hält seither bei jeder neuen Generation einen komfortablen zeitlichen Vorsprung – meist mit Apple als erstem, zahlungskräftigem Großkunden, der die anfänglich besonders teure Anlaufphase eines neuen Knotens querfinanziert.

Samsungs Wettlauf um die erste GAA-Generation

Samsung Foundry beanspruchte 2022 für sich, als Erster einen Gate-All-Around-Transistor der 3-Nanometer-Klasse (unter dem Namen MBCFET) in Serienfertigung gebracht zu haben – noch vor TSMC und Intel. Der Papierform-Vorsprung half wenig: Berichten zufolge blieb die Ausbeute (der Anteil funktionsfähiger Chips pro Wafer) deutlich hinter den Erwartungen zurück, weshalb wichtige Großkunden wie Qualcomm für ihre Flaggschiff-Chips weiterhin bei TSMC blieben statt zu Samsung zu wechseln. Der Wettlauf um den kleinsten Transistor entscheidet sich damit längst nicht mehr allein auf dem Papier oder in der Pressemitteilung zur ersten Musterfertigung, sondern in der tatsächlich erzielbaren Ausbeute im Hochvolumenbetrieb.

Intels Comeback-Versuch

Unter der Führung von Pat Gelsinger verkündete Intel 2021 den Plan, binnen vier Jahren fünf Fertigungsknoten zu durchlaufen – ein Tempo, das den zuvor verlorenen Vorsprung wieder wettmachen sollte. Kernstück ist der Knoten „18A“: Er kombiniert Intels eigene Gate-All-Around-Variante RibbonFET erstmals mit PowerVia, einer branchenweit ersten in Serie gefertigten rückseitigen Stromversorgung, bei der die Verdrahtung für die Leistungszufuhr auf die Rückseite des Wafers verlegt wird und so auf der Vorderseite Platz für dichtere Signalverdrahtung schafft. Mit „18A“ will Intel nicht nur die eigene Prozessführerschaft zurückerobern, sondern sich zugleich selbst als ernstzunehmende Auftragsfertigungs-Alternative zu TSMC positionieren – ein Rollenwechsel vom reinen Chipentwickler zum Foundry-Wettbewerber.

Was nach dem Gate-All-Around-Transistor kommt

Selbst gestapelte Nanoschichten mit vollständig umschließendem Gate sind absehbar nicht das Ende der Fahnenstange. Als nächster großer Architektursprung gilt der CFET (Complementary FET): Dabei werden ein n-Kanal- und ein p-Kanal-Transistor nicht mehr nebeneinander, sondern direkt übereinander auf derselben Grundfläche gestapelt – eine Verdopplung der Packungsdichte, ohne dass sich die einzelnen Strukturen selbst weiter verkleinern müssten. Forschungskonsortien wie das belgische imec verorten die industrielle Einführung von CFET grob im kommenden Jahrzehnt. Parallel dazu erforschen Labore einatomlagendicke Kanalmaterialien wie Molybdändisulfid oder Wolframdisulfid, die als Übergangsmetalldichalkogenide selbst bei extremster Verkleinerung eine bessere elektrostatische Kontrolle böten als noch dünneres Silicium – bislang allerdings reine Grundlagenforschung, weit von einer Serienfertigung entfernt.

Ein Wettlauf, der längst nicht mehr nur Physik ist

Wer den kleinsten oder dichtesten Transistor baut, entscheidet heute über Marktanteile im Milliardenmaßstab, über nationale Technologiesouveränität und über staatliche Fördermilliarden wie den amerikanischen CHIPS Act oder das europäische Pendant. Der eigentliche Wettbewerbsvorteil liegt dabei selten in der ersten Ankündigung eines neuen Transistortyps, sondern darin, wer ihn zuerst mit wirtschaftlich tragfähiger Ausbeute in echter Massenfertigung liefert – ein Unterschied, den Samsungs früher, aber ausbeuteschwacher 3-Nanometer-Start ebenso lehrt wie Intels verlorene Dekade nach dem gescheiterten 10-Nanometer-Sprung.