Die Geschichte der Chipfertigung

14.09.2026

Ein moderner Chip durchläuft während seiner Fertigung mehrere tausend einzelne Prozessschritte. Hinter dieser schieren Zahl stehen aber nur vier grundlegende Technikfamilien, die jede für sich eine eigene, jahrzehntelange Entwicklungsgeschichte haben: ein Fundament, das die Oberfläche schützt und strukturiert, ein Verfahren, das dieses Muster überhaupt erst aufbringt, eines, das gezielt Fremdatome einbaut, und eines, das die wachsende Zahl an Schichten regelmäßig wieder plan schleift. Ohne jede dieser vier Erfindungen gäbe es keine integrierten Schaltkreise, wie wir sie kennen.

Die Planartechnik als Fundament

Am Anfang steht, wie an anderer Stelle ausführlich erzählt, Jean Hoernis Planartechnik von 1959: Eine schützende Oxidschicht bleibt während der gesamten Prozessierung auf dem Silicium liegen, Dotiergebiete entstehen nur durch gezielte Fenster in dieser Schicht hindurch, die Bauelementoberfläche bleibt dabei flach und vor Verschmutzung geschützt. Diese eine Idee schuf die Grundvoraussetzung für alles Folgende: Erst eine flache, reproduzierbare Oberfläche lässt sich überhaupt gezielt strukturieren, dotieren und mit weiteren Schichten versehen.

Fotolithografie: vom Kontaktdruck zum Scanner

Um Hoernis Oxidfenster tatsächlich an der richtigen Stelle zu öffnen, brauchte es ein Verfahren, das ein Schaltungsmuster präzise auf den Wafer überträgt. In den 1960er und frühen 1970er Jahren geschah das im sogenannten Kontaktdruck: Die Fotomaske lag direkt auf dem mit lichtempfindlichem Fotolack beschichteten Wafer auf und wurde durchleuchtet. Das funktionierte, beschädigte aber bei jedem Belichtungsvorgang sowohl Maske als auch Wafer durch den direkten physischen Kontakt – mit wachsender Chipzahl pro Wafer ein wachsendes Ausbeuteproblem. Der eigentliche industrielle Durchbruch kam 1978 mit dem ersten Projektions-Stepper von GCA: Eine verkleinernde Optik projizierte das Maskenmuster berührungslos und zehnfach verkleinert auf den Wafer, Schritt für Schritt über die gesamte Fläche verfahren – kein Kontakt mehr, höhere Auflösung, drastisch bessere Ausbeute.

Von da an folgte die Lithografie über Jahrzehnte einem klaren Muster: Um immer feinere Strukturen abzubilden, musste die Belichtungswellenlänge immer weiter sinken. Auf die Quecksilberdampflampen-Linien g-Linie (436 Nanometer) und i-Linie (365 Nanometer) folgten in den 1990er Jahren Excimerlaser bei 248 Nanometern (Kryptonfluorid), ab etwa 2001 bei 193 Nanometern (Argonfluorid). 2004 verlängerte die Immersionslithografie – eine dünne Wasserschicht zwischen letzter Linse und Wafer, die den effektiven Brechungsindex und damit die nutzbare Apertur erhöht – die Lebensdauer der 193-Nanometer-Technik um weitere anderthalb Jahrzehnte. Erst als selbst aufwendigstes Multiple Patterning bei 193 Nanometern wirtschaftlich an seine Grenzen stieß, folgte der nächste große Wellenlängensprung: die EUV-Lithografie bei 13,5 Nanometern, deren Zinntröpfchen-Plasmaquelle und spiegelbasierte Optik eine eigene, außergewöhnliche Entstehungsgeschichte haben.

Ionenimplantation: Dotierung nach Maß

Parallel zur Strukturierung musste sich auch die Art, wie Fremdatome gezielt ins Silicium eingebracht werden, weiterentwickeln. Ursprünglich geschah Dotierung durch Diffusion: Dotierstoffe wandern bei hoher Temperatur aus einer Gas- oder Feststoffquelle allmählich in den Kristall hinein – ein Verfahren mit vergleichsweise unpräzisem, tief in den Kristall auslaufendem Konzentrationsprofil und hoher thermischer Belastung für bereits vorhandene Strukturen. Ab den 1970er Jahren setzte sich stattdessen zunehmend die Ionenimplantation durch: Dotierstoffatome werden ionisiert, in einem elektrischen Feld beschleunigt und mit exakt einstellbarer Energie – und damit Eindringtiefe – sowie exakt kontrollierbarer Dosis direkt in den durch Fotolack oder Oxid maskierten Wafer geschossen. Der Nachteil dieser Methode: Der Ionenbeschuss beschädigt das Kristallgitter an der Einschlagstelle, weshalb stets ein nachgeschalteter Hochtemperatur- oder Kurzzeit-Temperschritt nötig ist, um das Gitter auszuheilen und die eingebauten Atome elektrisch zu aktivieren. Trotz dieses Zusatzschritts verdrängte die Ionenimplantation die klassische Diffusion für praktisch alle kritischen Dotiergebiete moderner Transistoren – Source, Drain, Schwellenspannungs- und Wannenimplantate –, weil sich nur so die für heutige Strukturgrößen nötige Präzision erreichen lässt.

CMP: warum ein Chip zwischendurch poliert wird

Mit jeder zusätzlichen Metallverdrahtungsebene – von einer einzigen Aluminiumschicht in den 1970er Jahren zu mehr als einem Dutzend Kupferschichten in modernen Prozessoren – wuchs ein drittes, zunächst unterschätztes Problem: Jede neue Schicht musste auf der zunehmend unebenen Topografie der darunterliegenden Schichten aufgebracht werden. Ab den 1980er Jahren überstieg diese Unebenheit die Schärfentiefe der Belichtungsoptik, sodass Strukturen in den „Tälern“ der Oberfläche schlicht nicht mehr scharf abgebildet werden konnten. IBM entwickelte daraufhin Ende der 1980er Jahre die chemisch-mechanische Planarisierung (CMP): Eine rotierende Polierscheibe trägt zusammen mit einer chemisch reaktiven Schleifpaste die Oberfläche gezielt ab und stellt zwischen jeder Prozessebene eine nahezu perfekt plane Fläche wieder her – die Voraussetzung dafür, überhaupt eine zweistellige Zahl an Verdrahtungsebenen übereinanderstapeln zu können.

CMP wurde damit gleichzeitig zur Schlüsseltechnik für einen zweiten Wandel: den Wechsel von Aluminium- zu Kupferverdrahtung. Kupfer leitet Strom deutlich besser als Aluminium und war damit für die immer dünneren, immer zahlreicheren Verdrahtungsebenen dringend nötig – ließ sich aber, anders als Aluminium, nicht praktikabel trockenätzen. IBM löste dieses Problem 1997 mit dem sogenannten Damaszener-Verfahren: Statt Kupfer aufzubringen und wegzuätzen, werden zunächst Gräben in eine Oxidschicht geätzt, anschließend vollflächig mit Kupfer überfüllt – und der Überschuss danach per CMP wieder plan abgetragen, sodass Kupfer nur noch in den gewünschten Gräben zurückbleibt. Ohne die vorherige Entwicklung der CMP-Technik wäre dieser bis heute übliche Verdrahtungsprozess nicht möglich gewesen.

Vier Technikfamilien, ein Fertigungsfluss

Anders als die Geschichte der Transistorarchitektur (vom planaren MOSFET über FinFET zu GAAFET) oder die Geschichte einzelner Materialien handelt diese Geschichte von den eher unsichtbaren, aber ebenso unverzichtbaren Werkzeugen dahinter: Strukturieren, Dotieren, Planarisieren, dazu die immer kürzere Belichtungswellenlänge als roter Faden über allem. Ein moderner Chip ist am Ende nichts anderes als das Produkt hunderter, eng verzahnter Wiederholungen genau dieser vier Grundtechniken – jede davon selbst das Ergebnis einer eigenen, jahrzehntelangen Entwicklungsgeschichte.