AI beschleunigt den Wandel beim Chiptest und verschärft Datenprobleme

10. November 2026

AI beschleunigt den Wandel beim Chiptest und verschärft Datenprobleme

Bild: ChatGPT

AIartificial intelligenceAI ist englisch für KI: künstliche Intelligenz-Workloads verändern sich derzeit schneller, als Chips entworfen, gefertigt und getestet werden können. Damit geraten Teststrategien unter Druck: Es ist immer weniger klar, was genau getestet werden soll, wann ein Test sinnvoll ist und welche Betriebsdaten nach dem Einsatz im Feld noch überwacht werden müssen.

Besonders stark wirkt sich das auf hochkomplexe Prozessoren in Rechenzentren und am Edge aus. Viele dieser Bausteine sind Multi-Die-Assemblies, deren Design- und Fertigungszyklus oft länger dauert als der Zeitraum, in dem sich die zugrunde liegenden AIartificial intelligenceAI ist englisch für KI: künstliche Intelligenz-Modelle und Anwendungsfälle bereits wieder verschieben. Hinzu kommen zusätzliche Testeinfügungen entlang der Fertigungskette, die jeweils weitere Daten erzeugen.

Die Tests selbst werden breiter und tiefer. Neben elektrischen Prüfungen gewinnt die mechanische Integrität an Bedeutung. Für AIartificial intelligenceAI ist englisch für KI: künstliche Intelligenz-Lasten reichen klassische Einzelmessungen nicht mehr aus; erforderlich werden multiphysikalische Simulationen sowie eine engere Überwachung von Prozessor- und Speichernutzung, Temperaturgradienten und Datendurchsatz. Auch beschleunigte Alterung rückt stärker in den Fokus, weil sie die Signalintegrität beeinflussen kann.

Im Substrat und im Package verschiebt sich die Testgrenze ebenfalls. Aktive Komponenten wandern näher zusammen, Funktionen verlagern sich in frühere Prozessschritte, und selbst auf Substratebene werden funktionale Tests wichtiger. Für Known Good Dies wird berichtet, dass sie auf Die-Ebene bis zu 3 Kilowatt beherrschen müssen. Gleichzeitig nimmt die Zahl der Testschritte zu; bei Silicon Photonics sind derzeit fünf Testeinfügungen im Spiel.

Zusätzliche Komplexität entsteht durch den Übergang von Wafers zu Panels. Dafür werden neue Anlagen und Prozesse benötigt. Zugleich ist Packaging und Assembly nicht mehr an einen Standort gebunden, sondern verteilt sich zwischen Fabs und OSAT1. Outsourced Semiconductor Assembly and TestOSAT steht für ausgelagerte Montage- und Testdienstleistungen in der Halbleiterfertigung.2. outsourced assembly and testEin Anbieter für das Packaging und Testen von Chips anderer Herstellers. Dadurch entstehen getrennte Datenflüsse, unterschiedliche Testprogramme und die Frage, wer welche Daten wann sieht und mit anderen Unternehmen teilen darf.

Ein zentrales Problem sind fragmentierte Datenbestände. Wafer-Sort, Singulated-Die-Probe, Interposer-Tests und weitere Schritte erzeugen jeweils eigene Datensätze, oft in getrennten Workflows und ohne durchgängige Verbindung zum vorangegangenen Testschritt. In der fabless geprägten Welt werden Daten zudem nur begrenzt geteilt, was die Auswertung von Fehlermechanismen erschwert.

Gleichzeitig steigen die Anforderungen an Zuverlässigkeit und Lebensdauer. Kunden wollen teure AIartificial intelligenceAI ist englisch für KI: künstliche Intelligenz-Hardware länger einsetzen, weshalb Rework, systemweite Tests, wafer-level burn-in und mehr Shift-Left-Screening an Bedeutung gewinnen. Bei Rack-Systemen im Wert von 30000 bis 50000 US-Dollar (rund 44603 Euro) kann bereits ein einzelnes Fehl-Screening erhebliche Kosten verursachen. Der Test wird damit immer stärker zu einem kundenspezifischen, datenintensiven Prozess, der sich laufend an neue AIartificial intelligenceAI ist englisch für KI: künstliche Intelligenz-Lasten anpassen muss.

Quelle: Semiconductor Engineering

Hintergrund dazu: Grundlagen

← Alle Beiträge