Single Event Upsets (SEUs) entstehen, wenn energiereiche Teilchen einzelne Speicherzellen eines FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.s kippen und dabei Bits im Konfigurationsspeicher, in Block-RAM1. random access memoryArbeitsspeicher, dessen Speicherstellen unabhängig von ihrer Position adressiert werden können.2. reliability, availability, and maintainabilityBegriff aus der Zuverlässigkeitsprüfung zur Beschreibung von Belastungen, Alterung oder Ausfallverhalten elektronischer Bauelemente. oder in Registern unbeabsichtigt verändern. Anders als früher angenommen betrifft dieses Phänomen längst nicht mehr nur Satelliten- oder Höhenanwendungen: Auch auf Meereshöhe verursachen Neutronen aus der Höhenstrahlung sowie Alphateilchen aus Lötzinn und Gehäusematerialien messbare Fehlerraten, die bei sicherheitskritischen terrestrischen Systemen wie Industriesteuerungen, Automotive- oder Infrastrukturanwendungen relevant werden.
Erkennung im laufenden Betrieb
Zur Erkennung setzen aktuelle FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-Architekturen auf kontinuierliches Scrubbing des Konfigurationsspeichers, bei dem der SRAM1. static random access memorySpeichertechnologie beziehungsweise System zur dauerhaften oder temporären Ablage digitaler Informationen.2. static random-access memoryStatischer Speicher, der ohne periodisches Refresh arbeitet.-basierte Bitstream periodisch gegen eine als korrekt bekannte Referenz verglichen wird. Ergänzend kommen Fehlerkorrekturcodes wie ECCerror control codingZusätzliche Kodierung von Daten, um Übertragungs- oder Speicherfehler erkennen beziehungsweise korrigieren zu können. für Block-RAM1. random access memoryArbeitsspeicher, dessen Speicherstellen unabhängig von ihrer Position adressiert werden können.2. reliability, availability, and maintainabilityBegriff aus der Zuverlässigkeitsprüfung zur Beschreibung von Belastungen, Alterung oder Ausfallverhalten elektronischer Bauelemente. sowie Triple Modular Redundancy (TMR) für kritische Logikpfade zum Einsatz, bei der dieselbe Funktion dreifach ausgeführt und über eine Mehrheitsentscheidung abgesichert wird. Interne Diagnoseblöcke überwachen zudem Statusregister und können Abweichungen an ein übergeordnetes Managementsystem melden, noch bevor ein Fehler funktional sichtbar wird.
Wiederherstellung und Validierung
Wird ein Fehler erkannt, greifen Recovery-Mechanismen wie partielle Rekonfiguration, bei der nur der betroffene Speicherbereich neu geladen wird, ohne den gesamten Bitstream und damit den Systembetrieb zu unterbrechen. Für besonders kritische Designs empfiehlt sich zusätzlich eine Golden-Image-Strategie mit redundant gespeicherten Konfigurationen, auf die im Fehlerfall automatisch zurückgegriffen wird. Die Validierung solcher Schutzmaßnahmen erfolgt typischerweise durch gezielte Fehlerinjektion in Simulation und Hardware-Testaufbauten, um die tatsächliche Fehlerrate und die Wirksamkeit der Korrekturmechanismen unter realistischen Bedingungen zu quantifizieren.
Für Entwickler bedeutet dies, dass SEU-Schutz heute integraler Bestandteil der Architekturplanung sein sollte und nicht erst nachträglich als Zusatzmaßnahme betrachtet werden darf. Die Wahl zwischen SRAM1. static random access memorySpeichertechnologie beziehungsweise System zur dauerhaften oder temporären Ablage digitaler Informationen.2. static random-access memoryStatischer Speicher, der ohne periodisches Refresh arbeitet.-, Flash- und Antifuse-basierten FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.s beeinflusst dabei maßgeblich die grundsätzliche Anfälligkeit, während Scrubbing-Intervalle, TMR-Granularität und Rekonfigurationsstrategie den verbleibenden Restrisiko-Level bestimmen.