Mit der Verbreitung von Chiplet-basierten 2.5D- und 3D-Architekturen rückt die Signalintegrität auf Systemebene in den Mittelpunkt des Designs. Für die Integration mehrerer Compute-, Speicher- und I/O-Dies in einem Package werden unter anderem TSMCTaiwan Semiconductor Manufacturing CompanyTSMC ist ein Foundry-Unternehmen und einer der Gründungspartner des EPIC Center. CoWoS, SoIC, Samsung I-Cube und X-Cube sowie Intel EMIB und Foveros eingesetzt. Diese Plattformen erhöhen die Systemleistung und Bandbreite, machen die Auslegung der Hochgeschwindigkeitsverbindungen aber deutlich komplexer.
Die kritische Stelle sind die Die-to-Die-Schnittstellen. Dense Microbump-Arrays, Silicon Interposers, TSV1. through silicon viaSenkrechte, leitfähige Durchkontaktierung durch Silizium zur elektrischen Verbindung gestapelter Chips.2. through-silicon viaEin TSV ist eine vertikale Verbindung durch das Silizium und dient der elektrischen Durchkontaktierung in 3D- und Packaging-Strukturen.s und fortschrittliche Package-Substrate erzeugen elektromagnetische Effekte, die Performance, Energieeffizienz und Ausbeute beeinträchtigen können. Eine Designmethode, die Dies, Packages und Interconnects jeweils isoliert verifiziert, reicht dafür nicht mehr aus.
Stattdessen müssen komplette Übertragungskanäle betrachtet werden, die sich über Dies, Interposer, Substrate und Speicherstapel erstrecken. In 2.5D- und 3D-Systemen entstehen an den Übergängen zwischen D2D-Verbindungen, Microbumps, TSV1. through silicon viaSenkrechte, leitfähige Durchkontaktierung durch Silizium zur elektrischen Verbindung gestapelter Chips.2. through-silicon viaEin TSV ist eine vertikale Verbindung durch das Silizium und dient der elektrischen Durchkontaktierung in 3D- und Packaging-Strukturen.s, RDLRedistribution LayerEine Umlagerungsebene in Packages, die I/Os für die Verbindung nach außen neu routet.s, Interposern, Bridges und Substraten Impedanzdiskontinuitäten, parasitäre Kopplung und Störungen des Rückstrompfads. Bei den heute üblichen Multi-Gigahertz-Datenraten führt das zu frequenzabhängigen Verlusten, Phasenverzerrung und verstärktem Crosstalk.
Besonders relevant sind die Sub-Mikrometer-Abstände der Leitungen: Genannt werden Gaps von 0,5 µm bis 2 µm. In diesem Bereich dominiert kapazitive und induktive Kopplung oft stärker als die dielektrische Dämpfung. Das wirkt sich direkt auf die Augeöffnung am Empfänger aus, weil die Bandbreite des Kanals hohe Harmonische stark abschwächt, die Flanken verlangsamt und dadurch Inter-Symbol-Interference sowie Jitter verstärkt.
Auch UCIeUniversal Chiplet Interconnect ExpressUCIe ist eine Die-to-Die-Verbindungsstandardspezifikation für Chiplets. verschärft die Anforderungen an die Verifikation. Der offene Standard definiert physikalische Schichten, Protokolle, Compliance und Multi-Vendor-Interoperabilität für 2D-, 2.5D- und 3D-Packages. Für Advanced Packaging werden bis zu 64 GT/s pro Pin und eine Reichweite von höchstens 2 mm genannt, mit 64 single-ended Mainband-Datenleitungen pro Modul. Für Standard Packaging sind 16 bis 32 GT/s pro Pin, bis 25 mm Reichweite und 16 single-ended Mainband-Datenleitungen pro Modul beschrieben. Die jeweilige Kanalantwort muss dabei die geforderte S21- bzw. Voltage-Transfer-Maskenprüfung erfüllen.
Die Umsetzung wird zusätzlich durch die Interposer-Stackups erschwert. Im Unterschied zu FR41. flame-retardant 4FR4 ist das für das OCI-Gen-1-Raster genannte Standard-Leiterplattenmaterial.2. Flame Retardant 4FR4 bezeichnet ein verbreitetes Leiterplattenmaterial auf Glasfaser-Epoxid-Basis.-ähnlichen Leiterplatten werden Silizium-Interposer mit planarisierter Backend-Verkabelung gefertigt. Die Metallstrukturen liegen in einem flachen Verbund aus abgeschiedenem SiO2silicon dioxideSiO2 bezeichnet Siliziumdioxid, das bei Grenzflächen und als Gateoxid eine wichtige Rolle spielt. oder Low-k-Dielektrika; Leiterbahnbreiten von 0,5 µm bis 2 µm werden genannt. Damit solche Strukturen korrekt modelliert werden, müssen Stackup- und Prozessdaten aus Formaten wie iRCX, MiPT oder ITF automatisiert in elektromagnetische EDA1. electronic design automationSoftwarewerkzeuge zur Entwicklung, Simulation, Verifikation und Layout-Erstellung elektronischer Schaltungen.2. equipment data acquisitionSystem beziehungsweise Verfahren zum Erfassen, Speichern, Austauschen oder Auswerten von Daten.-Solver übertragen werden.
Auch GDSII und OASISopen artwork system interchange standardOASIS ist ein kompaktes Austauschformat für Masken- und Layoutdaten. bringen bei der Simulation Probleme mit sich. Die Formate enthalten nur 2D-Geometrie ohne Z-Informationen, sodass Dicke, Dielektrika und Materialverluste separat ergänzt werden müssen. Zudem werden Rundungen von Microbumps oder TSV1. through silicon viaSenkrechte, leitfähige Durchkontaktierung durch Silizium zur elektrischen Verbindung gestapelter Chips.2. through-silicon viaEin TSV ist eine vertikale Verbindung durch das Silizium und dient der elektrischen Durchkontaktierung in 3D- und Packaging-Strukturen.s in viele kleine Polygonsegmente zerlegt, was den Mesh-Aufwand erhöht. Durch die hierarchische Kompression der Layoutdaten entsteht bei der für EM1. enterprise modelModell zur Beschreibung von Unternehmensstrukturen, Prozessen und ihren Beziehungen.2. electromagnetic3. electromigration-Simulation nötigen Flattening-Logik zusätzlich ein starkes Datenwachstum.
Als Gegenentwurf wird eine integrierte 3D-IC3D Integrated Circuit3D-IC bezeichnet integrierte Schaltungen mit dreidimensional gestapelten Bauelementen.-Umgebung beschrieben, die Architekturplanung, elektromagnetische Extraktion, Kanal-Simulation, Protokoll-Compliance und Systemsignoff in einem Workflow verbindet. Genannt werden unter anderem Innovator3D IC1. integrated circuitIC ist die gängige Bezeichnung für einen integrierten Schaltkreis.2. ion chromatographyAnalysenverfahren, bei dem die Bestandteile eines Stoffgemischs getrennt und untersucht werden. Integrator, Innovator3D IC1. integrated circuitIC ist die gängige Bezeichnung für einen integrierten Schaltkreis.2. ion chromatographyAnalysenverfahren, bei dem die Bestandteile eines Stoffgemischs getrennt und untersucht werden. Integrator Layout, Innovator3D IC1. integrated circuitIC ist die gängige Bezeichnung für einen integrierten Schaltkreis.2. ion chromatographyAnalysenverfahren, bei dem die Bestandteile eines Stoffgemischs getrennt und untersucht werden. Protocol Analyzer, HyperLynx SI/PI, xCalibrate, Calibre DESIGNrev und Aprisa. Ziel ist eine frühe, paketbewusste Analyse der kompletten Verbindungskette, bevor das Design in die Signoff-Phase geht.