Cadence hat für seine ChipStack AIartificial intelligence Super Agent-Plattform einen neuen Agenten zur RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.-Erzeugung vorgestellt. Damit wird die bestehende autonome Verifikations- und Debugging-Umgebung auf die Spezifikation-zu-RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.-Erzeugung ausgeweitet. Die Eingabe erfolgt über natürliche Sprache; anschließend analysiert und verfeinert das System den RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.-Code mit Blick auf Performance, Power und Fläche.
Nach ersten Evaluierungen soll der RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest. Generation Agent im Vergleich zu reiner Foundation-Model-Codegenerierung im Schnitt 24 Prozent weniger Fläche und 18 Prozent weniger Leistungsaufnahme liefern. Zugleich wird eine funktionale Korrektheit des erzeugten RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest. von 100 Prozent angegeben. Neben der Neugenerierung kann die Plattform auch vorhandenes RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest. auf Basis neuer Anforderungen aktualisieren.
Der dafür beschriebene Upgrade-Flow automatisiert Revisionen an bestehendem RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.. So lassen sich Legacy-Entwürfe an neue Architekturen, an konkrete PPA1. power, performance, and area2. power, performance, areaKennzahl für Leistungsaufnahme, Geschwindigkeit und Flächenbedarf.-Ziele und an funktionale Vorgaben anpassen. Die Plattform deckt damit nicht nur die Erstgenerierung, sondern auch die spätere Überarbeitung von Logikbeschreibung und Zielparametern ab.
In frühen Kooperationen mit Honda R&D wird die Technologie bereits für PPA1. power, performance, and area2. power, performance, areaKennzahl für Leistungsaufnahme, Geschwindigkeit und Flächenbedarf.- und Produktivitätsverbesserungen bei SoCs erprobt. Im Fokus stehen dabei Automotive-SoCs mit sicherheitskritischen Anforderungen sowie engen Vorgaben bei Leistung und Kosten. Die erweiterte ChipStack AIartificial intelligence Super Agent-Plattform soll im vierten Quartal 2026 für ausgewählte Early-Access-Kunden verfügbar werden.