In AIartificial intelligence- und HPC1. High Performance ComputingRechenanwendungen mit besonders hohem Leistungsbedarf, die hier als Treiber für Packaging und Test genannt werden.2. high-performance computingHPC bezeichnet besonders rechenintensive Hochleistungsanwendungen.-SoCs verschiebt sich der Flaschenhals von der Rechenleistung hin zum eingebetteten Speicher. Embedded Memory beansprucht inzwischen mehr als die Hälfte der gesamten Die-Fläche und begrenzt zugleich Bandbreite, Latenz und Energieeffizienz. Mit dem Übergang zu GAAgate-all-aroundTransistorarchitektur mit umlaufendem Gate.-Transistoren und BSPDNbackside power delivery networkVersorgungsnetz, das auf der Rückseite des Chips realisiert wird.-Strukturen müssen sich auch die Speicherarchitekturen weiterentwickeln, damit sie in fortgeschrittenen Knotentechnologien nicht zum Integrationslimit werden.
Im Zentrum steht die Frage, wie sich Memory-IP1. image placement2. Internet protocolSchnittstellen- oder Kommunikationskonzept für die Übertragung von Daten zwischen Geräten und Systemen.3. Intellectual PropertyIm Halbleiterkontext bezeichnet IP lizenzierbare Technologieblöcke für die Integration in Chips oder SoCs. für diese neuen Randbedingungen auslegen lässt. Behandelt werden device-aware Architekturen, stromoptimierte Designs und stark konfigurierbare Compiler, die die Anforderungen an Embedded Memory unter RibbonFET und PowerVia adressieren sollen. Der Fokus liegt damit weniger auf maximaler Rohkapazität als auf einer besseren Abstimmung von Speicher, Versorgung und Systemintegration.
Die Auswertung nennt konkrete Siliziumergebnisse von SRAM1. static random access memorySpeichertechnologie beziehungsweise System zur dauerhaften oder temporären Ablage digitaler Informationen.2. static random-access memoryStatischer Speicher, der ohne periodisches Refresh arbeitet.- und Register-File-Testchips auf Intel 18A. Dabei wurden Dichteverbesserungen im Bereich von 5 bis 10 Prozent erreicht. Beim ISO-Power-Performance-Verhältnis wurden Verbesserungen von bis zu rund 4 Prozent erzielt. Diese Werte werden als praktische Nachweise dafür angeführt, dass sich die Speicherbasis auch in der neuen Prozessumgebung messbar verbessern lässt.
Technisch relevant ist dabei vor allem die Kopplung von RibbonFET und PowerVia mit den Speicherblöcken. GAAgate-all-aroundTransistorarchitektur mit umlaufendem Gate.-Transistoren und Backside Power Delivery verändern die Anforderungen an Versorgungspfad, Layout und Konfigurierbarkeit von Embedded Memory IP1. image placement2. Internet protocolSchnittstellen- oder Kommunikationskonzept für die Übertragung von Daten zwischen Geräten und Systemen.3. Intellectual PropertyIm Halbleiterkontext bezeichnet IP lizenzierbare Technologieblöcke für die Integration in Chips oder SoCs.. Die Untersuchung stellt heraus, dass solche Anpassungen helfen können, die PPA1. power, performance, and area2. power, performance, areaKennzahl für Leistungsaufnahme, Geschwindigkeit und Flächenbedarf.-Eigenschaften zu verbessern und das Integrationsrisiko in Advanced Nodes zu senken.
Für AIartificial intelligence- und HPC1. High Performance ComputingRechenanwendungen mit besonders hohem Leistungsbedarf, die hier als Treiber für Packaging und Test genannt werden.2. high-performance computingHPC bezeichnet besonders rechenintensive Hochleistungsanwendungen.-SoCs bleibt damit der Speicher nicht nur eine Kapazitätsfrage, sondern ein zentrales Thema für Flächeneffizienz und Energieprofil. Die präsentierten Ergebnisse auf Intel 18A zeigen, dass sich mit angepasster Embedded-Memory-IP1. image placement2. Internet protocolSchnittstellen- oder Kommunikationskonzept für die Übertragung von Daten zwischen Geräten und Systemen.3. Intellectual PropertyIm Halbleiterkontext bezeichnet IP lizenzierbare Technologieblöcke für die Integration in Chips oder SoCs. konkrete Zugewinne erzielen lassen, auch wenn die Speicherarchitektur selbst zum dominierenden Engpass geworden ist.