imec hat auf der SEMICONSemiconductor ConventionSEMICON ist der Name einer von SEMI veranstalteten internationalen Fachmesse für die Halbleiterindustrie. Europa 2026 die Baseline-Flows für die Silicon-Interposer-Plattform der NanoIC-Pilotlinie vorgestellt. Der Meilenstein markiert einen frühen technischen Referenzstand für eine Schlüsseltechnologie der Chiplet-Integration und soll den Zugang zu fortgeschrittener Packaging-Entwicklung in Europa erleichtern.
Der Silicon Interposer ist eine von drei Interconnect-Technologien, die innerhalb von NanoIC entwickelt werden. Neben ihm gehören Fine-Pitch-RDLRedistribution LayerEine Umlagerungsebene in Packages, die I/Os für die Verbindung nach außen neu routet.-Interposer und Die-to-Wafer-Hybridbonding dazu. Alle drei Ansätze sollen in eigene Process Design Kits überführt werden, um langfristig auch Low-Volume-Prototyping zu unterstützen. Im Zentrum steht dabei eine offenere und besser zugängliche Entwicklungsumgebung für künftige Chiplet-basierte Systeme.
Technisch beschreibt die Plattform Architektur, Fertigungsfluss und wesentliche Designmerkmale der Interposer-Technologie. Genannt werden Through-Silicon Vias, mehrere Metallisierungslagen für das Routing und Mikrobumps mit Pitchs bis hinunter zu 20 µm. Damit soll die hochdichte Verbindung zwischen Chiplets, Speicher und weiteren spezialisierten Dies in einem 2.5D-Gehäuse möglich werden.
Die Baseline-Flows bilden die Grundlage für ein dediziertes Silicon-Interposer-PDKprocess design kitEin PDK stellt die für das Chipdesign nötigen Prozessdaten, Modelle und Regeln bereit., das für Anfang 2027 angekündigt ist. Dieses PDKprocess design kitEin PDK stellt die für das Chipdesign nötigen Prozessdaten, Modelle und Regeln bereit. soll Universitäten, Start-ups und fabless Unternehmen erlauben, die Technologie in EDA1. electronic design automationSoftwarewerkzeuge zur Entwicklung, Simulation, Verifikation und Layout-Erstellung elektronischer Schaltungen.2. equipment data acquisitionSystem beziehungsweise Verfahren zum Erfassen, Speichern, Austauschen oder Auswerten von Daten.-Umgebungen von Cadence und Synopsys virtuell zu evaluieren. Ziel ist es, Designwissen aufzubauen und die Auslegung heterogener Systeme vorzubereiten, bevor die Technologie in die Fertigung übergeht.
Später soll das Silicon-Interposer-PDKprocess design kitEin PDK stellt die für das Chipdesign nötigen Prozessdaten, Modelle und Regeln bereit. die bereits verfügbaren Interconnect-PDKprocess design kitEin PDK stellt die für das Chipdesign nötigen Prozessdaten, Modelle und Regeln bereit.s für Fine-Pitch-RDLRedistribution LayerEine Umlagerungsebene in Packages, die I/Os für die Verbindung nach außen neu routet.-Interposer und Die-to-Wafer-Hybridbonding ergänzen. Damit stehen drei komplementäre Wege für die Chiplet-Integration nebeneinander: hochdichte Routing-Strukturen, eine kosteneffizientere Alternative bei hoher Verbindungsdichte und ultradichte Chip-zu-Chip-Verbindungen.
Langfristig ist vorgesehen, die virtuelle Exploration über PDKprocess design kitEin PDK stellt die für das Chipdesign nötigen Prozessdaten, Modelle und Regeln bereit.s hinaus in physische Silizium-Demonstratoren auf der Pilotlinie zu überführen. Die Entwicklung wird unter anderem durch das NanoIC-Programm ermöglicht, das gemeinsam von der Chips Joint Undertaking über Digital Europe und Horizon Europe sowie von mehreren teilnehmenden Staaten finanziert wird.
imec ordnet die Arbeit in einen breiteren Kontext von KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren.-, Automotive- und High-Performance-Systemen ein. Chiplet-Architekturen gewinnen demnach an Bedeutung, weil sie Compute-, Speicher- und Beschleunigerbausteine in einem Package kombinieren können. Entscheidend bleibt dabei die schnelle und energieeffiziente Datenübertragung zwischen den Dies, und genau hier setzt die neue Interposer-Plattform an.