Forscher der TU München, der Universität Modena und Reggio Emilia sowie von Applied Materials haben eine technische Arbeit zur System-Technology Co-Evaluation von A7A7 technology nodeEin CFET Technologieknoten-CFETcomplementary field-effect transistorEine Transistorarchitektur, die NMOS und PMOS vertikal stapelt.s und A10-Nanosheet-FETfield-effect transistorTransistor, dessen leitfähiger Kanal durch ein elektrisches Feld gesteuert wird.s veröffentlicht. Im Mittelpunkt steht kein isolierter Vergleich einzelner Transistoren, sondern ein durchgängiger Workflow vom Zellverhalten bis zur Chip-Zuverlässigkeit.
Die vorgestellte STCO-Methode ist physikbasiert und berücksichtigt sowohl thermische Effekte als auch Alterung. Ziel ist es, die parasitären RCresistance-capacitanceElektrische Material- oder Bauelementgröße, die das Verhalten von Strom und Spannung beeinflusst.-Anteile in beiden Technologie-Knoten zu bewerten und ihre Auswirkungen über mehrere Ebenen des Entwurfs hinweg sichtbar zu machen. Dafür verknüpft der Flow kalibrierte Gerätemodelle mit einer optimierten Standardzell-Erzeugung.
Hinzu kommt eine automatisierte GDS1. graphical design systemSoftwaresystem zur grafischen Erstellung technischer Entwürfe und Layouts.2. graphical design softwareSoftwarebezogenes Verfahren oder Werkzeug zur Entwicklung, Steuerung oder Verarbeitung von Daten.3. Graphic Data SystemGDS ist ein Datenformat für Layoutdaten in der Halbleiterentwicklung.4. Graphic Design SystemDas Format beschreibt das Layout einer integrierten Schaltung für die Fertigung.-zu-TCADtechnology computer-aided designSoftwarebezogenes Verfahren oder Werkzeug zur Entwicklung, Steuerung oder Verarbeitung von Daten.-Umsetzung, die eine präzise 3D-Extraktion der parasitären RCresistance-capacitanceElektrische Material- oder Bauelementgröße, die das Verhalten von Strom und Spannung beeinflusst.-Werte ermöglicht. Auf dieser Basis wurde außerdem eine vollständige RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.-zu-GDS1. graphical design systemSoftwaresystem zur grafischen Erstellung technischer Entwürfe und Layouts.2. graphical design softwareSoftwarebezogenes Verfahren oder Werkzeug zur Entwicklung, Steuerung oder Verarbeitung von Daten.3. Graphic Data SystemGDS ist ein Datenformat für Layoutdaten in der Halbleiterentwicklung.4. Graphic Design SystemDas Format beschreibt das Layout einer integrierten Schaltung für die Fertigung.-Implementierung für einen AIartificial intelligence-Beschleuniger durchgeführt. Der Ansatz verbindet damit Layout, Physik und Systemebene in einem gemeinsamen Ablauf.
Für die Zuverlässigkeitsbewertung wird zusätzlich eine multiphysikalische thermische Analyse eingesetzt. Die Alterung wird über eine physikbasierte Bewertung der Bias Temperature Instability erfasst. Laut Abstract nutzen die Autoren für beide Technologien dasselbe Gerätemodell, um den Einfluss der parasitären RCresistance-capacitanceElektrische Material- oder Bauelementgröße, die das Verhalten von Strom und Spannung beeinflusst.s und der Entwurfsentscheidungen sauber voneinander zu trennen.