d-Matrix hat angekündigt, seine kommende Raptor-Beschleunigerarchitektur über NVIDIA NVLink Fusion an die NVIDIA-Plattform anzubinden. NVLink Fusion ist eine Schnittstellentechnologie, die es Drittanbieter-Chips erlaubt, auf Package- beziehungsweise Rack-Ebene mit NVIDIA-GPUgraphics processing unitEin Grafikprozessor, der auch als Beschleuniger für KI-Workloads eingesetzt wird.s und der zugehörigen Netzwerkinfrastruktur zusammenzuarbeiten, statt auf klassische, langsamere Standardschnittstellen wie PCIePeripheral Component Interconnect ExpressEin Hochgeschwindigkeits-Interconnect-Standard angewiesen zu sein.
Konkret sollen die Raptor-XPU1. accelerator processing unitXPU steht hier für das Compute-Package, das mehrere Verarbeitungseinheiten enthält.2. accelerated processing unitSammelbegriff für einen Hochleistungsprozessor in der beschriebenen Package-Architektur.s sowohl an das NVLink-Scale-up-Netzwerk als auch an Spectrum-X für Scale-out-Kommunikation angebunden werden. Die physische Integration erfolgt über die NVIDIA-MGX-Rack-Architektur, ein modulares Referenzdesign für Rechenzentrums-Racks, das unterschiedliche Compute- und Netzwerkmodule aufnehmen kann. Für d-Matrix bedeutet das einen direkten Zugang zum bestehenden NVIDIA-Ökosystem aus Interconnect, Software-Stack und Rack-Infrastruktur, ohne eine komplett eigene Systemarchitektur entwickeln zu müssen.
Bedeutung für heterogene KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren.-Infrastruktur
Der Schritt reiht sich in eine größere Strategie von NVIDIA ein, NVLink Fusion für externe ASICapplication-specific integrated circuitelektronische Schaltung, die als integrierter Schaltkreis realisiert wurde- und Beschleunigerhersteller zu öffnen. Für Rechenzentrumsbetreiber ergibt sich dadurch die Möglichkeit, spezialisierte Inferenz-Chips wie die von d-Matrix gezielt für bestimmte Workloads einzusetzen und gleichzeitig von der etablierten NVLink- und Spectrum-X-Netzwerktopologie zu profitieren. Aus Sicht der Halbleiterfertigung unterstreicht die Ankündigung den Trend zu offeneren, aber dennoch eng gekoppelten heterogenen Systemarchitekturen, bei denen Interconnect-Standards zunehmend über die Wettbewerbsfähigkeit einzelner Chiphersteller mitentscheiden.