Die Halbleiterindustrie steht vor einem Effizienzproblem, das durch KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren. zugleich verschärft und neu definiert wird. KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren. treibt die Nachfrage nach Silizium auf ein neues Niveau, verändert aber auch die Werkzeuge, die Datenflüsse und die Zusammenarbeit zwischen Design, Fertigung und Test. Im Zentrum stehen drei Themen: mehr Rechenleistung pro Watt, mehr Erkenntnis pro Daten- und Rechenschritt sowie mehr Transparenz und Kontrolle über eine global verteilte Lieferkette.
Besonders deutlich wird das bei der Energieeffizienz. Für 2026 werden installierte KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren.-Rechenzentrumsleistungen von 45 bis 60 GW genannt, bis 2030 sollen es 100 bis 160 GW sein. Daraus ergibt sich ein zusätzlicher Bedarf von 9,6 bis 17,5 Millionen Wafern sowie 16 bis 29 neuen Fabs mit jeweils 50000 Waferstarts pro Monat. Da an der Leading Edge derzeit eher etwa 20000 Waferstarts pro Fab üblich sind, könnte die tatsächliche Zahl der benötigten Werke noch höher liegen.
Die Nachfrageverschiebung wirkt sich auch auf die Produktentwicklung aus. Neben klassischen Halbleiterkunden entwerfen zunehmend Foundation-Model-Unternehmen und Hyperscaler eigene Chips, bei denen Energieeffizienz zum zentralen Ziel wird. Zugleich verändern sich die Lastprofile: Beim Training sind Chips vergleichsweise konstant ausgelastet, während Inferenz auf GPUgraphics processing unitEin Grafikprozessor, der auch als Beschleuniger für KI-Workloads eingesetzt wird.s einen großen Teil der Leistung für Speicherzugriffe und Leerlauf verbrauchen kann.
Für die Fertigung bedeutet das kleinere Stückzahlen, mehr kundenspezifische Designs und breitere Testprogramme. New-Product-Introduction-Tests laufen mit deutlich umfangreicheren Datensätzen in die Produktion hinein, teils bis zu Millionen von Testpunkten. Hinzu kommen neue Integrationstrends wie Co-Packaged Optics, die zusätzliche Prozesskontrolle erfordern. Für Sub-7-nm-Technologien werden Co-Optimierung von Design und Fertigung sowie e-Beam-Verfahren zur Suche nach verborgenen systematischen Defekten in 3D-Strukturen hervorgehoben.
Ein zweiter Schwerpunkt ist die Daten- und Recheneffizienz. Große Sprachmodelle können bereits Begriffe wie Wafer Maps, Parametric Test, Bins, Lots, SPCstatistical process controlStatistische Überwachung von Fertigungsprozessen, um Abweichungen frühzeitig zu erkennen.-Charts oder Etch-Rate-Drift sinnvoll verarbeiten. Für die Halbleiterfertigung reicht das aber nicht aus, weil unternehmensspezifisches Wissen, historische Baselines, Rezepte, Designregeln, Testflüsse und Bin-Definitionen fehlen. Außerdem sind wiederkehrende Analysen mit großen LLM1. local linear models2. Large Language ModelLLM bezeichnet ein großes Sprachmodell für generative KI-Anwendungen.-Aufrufen teuer: Für einen 100000-Zeilen-Datensatz mit 10 Spalten wird ein Ansatz beschrieben, bei dem ein einmal erzeugter Workflow die wiederholte Analyse mit rund 0,02 Wh pro Lauf erledigt, während ein vollständiger LLM1. local linear models2. Large Language ModelLLM bezeichnet ein großes Sprachmodell für generative KI-Anwendungen.-Durchlauf 30 Wh pro Analyse beansprucht.
Die vorgeschlagene Antwort ist ein Workflow-Modell auf Basis von Python. Dabei werden Daten über eine Halbleiter-Ontologie vereinheitlicht, das Modell erzeugt Analyse-Workflows statt die Analyse selbst auszuführen, und die eigentliche Auswertung läuft auf einer skalierbaren Recheneinheit für Halbleiterdaten. So sollen 20 K Tokens für die einmalige Erstellung eines Workflows genügen, während spätere Läufe ohne erneute LLM1. local linear models2. Large Language ModelLLM bezeichnet ein großes Sprachmodell für generative KI-Anwendungen.-Nutzung auskommen. Gleichzeitig bleibt Kundendatenbestand von den Modellen getrennt, um Vertraulichkeit und Reproduzierbarkeit zu sichern.
Der dritte Schwerpunkt ist die Lieferkette. In modernen Hybrid-Packages greifen Waferfertigung, Die-Präparation, Wafer-Bonding, Die-Stacking, TSV1. through silicon viaSenkrechte, leitfähige Durchkontaktierung durch Silizium zur elektrischen Verbindung gestapelter Chips.2. through-silicon viaEin TSV ist eine vertikale Verbindung durch das Silizium und dient der elektrischen Durchkontaktierung in 3D- und Packaging-Strukturen.s, Interconnects, Advanced Packaging sowie Test und Metrologie über mehrere Werke, Unternehmen und Länder ineinander. Dafür wird eine sichere Netzwerkplattform beschrieben, die Daten zwischen Fabs und Anlagenlieferanten überträgt, dabei doppelt verschlüsselt arbeitet und dem Werk die Kontrolle darüber lässt, welche Daten und Algorithmen das Gelände verlassen oder wieder zurückkommen. So verschiebt sich die Zusammenarbeit in Richtung agentenbasierter Abläufe, in denen nicht mehr nur Menschen, sondern auch Softwareagenten Daten und Modelle zwischen Standorten bewegen.