Mit zunehmender Integrationsdichte moderner Chiplet-Systeme wächst auch der Leistungsbedarf pro Fläche drastisch. Eine aktuelle Veröffentlichung der University of Minnesota widmet sich der Frage, wie sich Stromversorgungsarchitekturen für Systeme mit mehreren Kilowatt Gesamtleistung in dreidimensional heterogen integrierten Aufbauten realisieren lassen. Im Zentrum steht das Spannungsfeld zwischen hoher Leistungsdichte, begrenzter Pin-Anzahl an den Gehäuseanschlüssen und den physikalischen Grenzen der Stromzuführung durch gestapelte Dies hindurch.
Die Autoren beleuchten verschiedene Ansätze der Power Delivery Network-Architektur, darunter die Integration von Spannungswandlern näher am Verbraucher sowie Konzepte zur Durchleitung von Strom durch Through-Silicon-Vias und Interposer-Strukturen. Besonders bei 3D-Stapeln verschärft sich das klassische Problem des IRinfrared-Drops, da die Versorgungspfade länger und komplexer werden und gleichzeitig thermische Kopplungseffekte zwischen den Lagen berücksichtigt werden müssen. Die Arbeit stellt Methoden vor, mit denen sich diese Zielkonflikte modellieren und in frühen Entwurfsphasen bewerten lassen.
Bedeutung für Advanced Packaging
Da immer mehr rechenintensive Systeme auf heterogene Integration mit gestapelten Logik-, Speicher- und Beschleuniger-Chiplets setzen, wird die Stromversorgung zunehmend zum limitierenden Faktor für Leistungsfähigkeit und Zuverlässigkeit. Die vorgestellten Methodiken sollen Entwicklern helfen, Power-Delivery-Strategien bereits beim Package-Design mit einzuplanen, statt sie nachträglich zu optimieren.