Mit dem Übergang von klassischem planaren DRAM1. dynamic random access memorySpeichertechnologie beziehungsweise System zur dauerhaften oder temporären Ablage digitaler Informationen.2. dynamic random-access memoryDRAM ist ein flüchtiger Arbeitsspeicher zu dreidimensionalen Architekturen stößt SK Hynix an die Grenzen des bisherigen Zellendesigns. Berichten zufolge verfolgt der Hersteller einen Ansatz, bei dem das eigentliche Speicherzellen-Array vertikal gestapelt und von den peripheren Steuerschaltungen – etwa Sense-Amps, Decodern und I/O-Logik – räumlich und prozesstechnisch getrennt wird. Dieses Konzept ähnelt strukturell dem, was aus der 3D-NANDNot ANDEin Logikgatter, das am Ausgang 0 ausgibt, wenn alle Eingänge 1 sind. In allen anderen Fällen wird eine 1 ausgegeben-Entwicklung bereits bekannt ist, wo CMOS1. complementary metal-oxide semiconductorSchaltungstechnik mit sich ergänzenden n- und p-Kanal-MOS-Transistoren, die besonders wenig statische Leistung benötigt.2. complementary metal-oxide-semiconductorCMOS ist eine grundlegende Halbleitertechnologie für digitale und analoge Schaltungen.-under-Array-Ansätze die Logikperipherie unter das Zellenfeld verlegen.
Getrennte Optimierung von Zelle und Peripherie
Der Reiz dieser Aufteilung liegt darin, dass Speicherzellen-Array und periphere Logik unterschiedliche Anforderungen an Transistor- und Isolationstechnologie haben. Während das Zellenfeld vor allem auf minimale Leckströme, hohe Retention-Zeiten und dichte Kondensatorstrukturen optimiert werden muss, profitiert die periphere Logik von schnelleren, leistungsfähigeren Transistoren, wie sie aus fortgeschrittenen Logikprozessen bekannt sind. Durch die Entkoppelung beider Bereiche könnte SK Hynix für jeden Teilbereich die jeweils passende Fertigungstechnologie einsetzen, statt wie bisher einen Kompromissprozess für das gesamte Bauteil zu nutzen.
Damit rückt SK Hynix näher an Fertigungsphilosophien heran, die traditionell aus der Logik- und Foundry-Welt stammen. Das bedeutet auch einen personellen und organisatorischen Wandel: Der Aufbau vertieften Logik-Designwissens wird notwendig, um periphere Schaltungen mit fortschrittlicheren Knoten und komplexeren Transistorarchitekturen zu entwerfen. Dies dürfte auch die Zusammenarbeit mit Foundries oder die Nutzung von Logik-IP1. image placement2. Internet protocolSchnittstellen- oder Kommunikationskonzept für die Übertragung von Daten zwischen Geräten und Systemen.3. Intellectual PropertyIm Halbleiterkontext bezeichnet IP lizenzierbare Technologieblöcke für die Integration in Chips oder SoCs.-Bibliotheken intensivieren, ein Bereich, in dem Speicherhersteller bislang weniger Erfahrung hatten als reine Logikanbieter.
Für die Skalierung von DRAM1. dynamic random access memorySpeichertechnologie beziehungsweise System zur dauerhaften oder temporären Ablage digitaler Informationen.2. dynamic random-access memoryDRAM ist ein flüchtiger Arbeitsspeicher über die aktuellen 1-alpha- bis 1c-Knoten hinaus gilt eine solche 3D-Architektur als einer der aussichtsreichsten Wege, da klassische Skalierung der planaren Zellenstruktur zunehmend an physikalische und elektrische Grenzen stößt. Sollte SK Hynix diese Trennung von Zelle und Peripherie erfolgreich umsetzen, könnte dies nicht nur die Bit-Dichte deutlich erhöhen, sondern auch neue Performance- und Energieeffizienzgewinne ermöglichen, die für kommende HBM1. human body modelESD-Prüfmodell, das die elektrostatische Entladung einer Person in ein Bauelement nachbildet.2. High Bandwidth MemoryHBM ist ein gestapelter DRAM-Speicher mit sehr hoher Bandbreite für Rechenbeschleuniger.- und Server-DRAM1. dynamic random access memorySpeichertechnologie beziehungsweise System zur dauerhaften oder temporären Ablage digitaler Informationen.2. dynamic random-access memoryDRAM ist ein flüchtiger Arbeitsspeicher-Generationen entscheidend sein dürften.