Computational Lithography braucht präzisere Modelle, Metrologie und erklärbare KI

22. Oktober 2026

Computational Lithography braucht präzisere Modelle, Metrologie und erklärbare KI

Bild: ChatGPT

Edge Placement Error (EPEedge placement errorDie Abweichung beschreibt, wie stark eine Strukturkante von ihrer Zielposition auf dem Wafer abweicht.) entwickelt sich von einer reinen Lithografie-Kennzahl zu einer Systemgröße für die Frage, wie gut Designabsicht in ein fertigbares und ertragreiches Bauelement übersetzt wird. Auf der Konferenz SPIESociety of Photo-Optical Instrumentation EngineersSPIE ist eine Fachgesellschaft und Konferenzorganisation für Optik, Photonik und Bildgebung. Photomask Technology + Extreme Ultraviolet Lithography stand im Mittelpunkt, dass EPEedge placement errorDie Abweichung beschreibt, wie stark eine Strukturkante von ihrer Zielposition auf dem Wafer abweicht. nicht von einer einzelnen Disziplin beherrscht werden kann: Masken, Scanner, Resist, Ätzprozess, Metrologie, OPC1. optical particle counterMess- oder Prüfgröße zur Überwachung von Fehlern und Prozessabweichungen in der Fertigung.2. optical proximity correctionOPC ist ein Korrekturverfahren in der Lithografie, das die Strukturtreue auf dem Silizium verbessert. und nachgelagerte Integration tragen gemeinsam dazu bei.

Mit schrumpfenden Strukturabständen wird die Kontrolle von Platzierung, Variabilität und Musterstreue zu einem zentralen Hebel für weiteres Scaling. Gleichzeitig ist EPEedge placement errorDie Abweichung beschreibt, wie stark eine Strukturkante von ihrer Zielposition auf dem Wafer abweicht. kein begrenztes Budget, sondern ein offenes Problemfeld. Masken-3D-Effekte, Absorberprofil, Seitenwandwinkel, CDcritical dimensionMaßgebliche geometrische Strukturbreite eines Halbleiterbauelements, z. B. eine Leiterbahnbreite.-Uniformität, Registrierung, Scannerverhalten, Resist-Variabilität, Ätzen, stochastische Effekte, prozessinduzierter Stress und sogar Wafer- oder Die-Bonding können die Kante verschieben oder ihre elektrische Wirkung verändern.

In der Diskussion wurde OPC1. optical particle counterMess- oder Prüfgröße zur Überwachung von Fehlern und Prozessabweichungen in der Fertigung.2. optical proximity correctionOPC ist ein Korrekturverfahren in der Lithografie, das die Strukturtreue auf dem Silizium verbessert. als sowohl wesentliche Fehlerquelle als auch wichtigste Stellschraube für künftige EPEedge placement errorDie Abweichung beschreibt, wie stark eine Strukturkante von ihrer Zielposition auf dem Wafer abweicht.-Reduktion gesehen. Das verweist auf eine breite Erwartung an die EDA1. electronic design automationSoftwarewerkzeuge zur Entwicklung, Simulation, Verifikation und Layout-Erstellung elektronischer Schaltungen.2. equipment data acquisitionSystem beziehungsweise Verfahren zum Erfassen, Speichern, Austauschen oder Auswerten von Daten.: Restfehler dürfen nicht länger pauschal in empirischen Korrekturen, Regeltabellen oder einem unspezifischen Ätzterm verschwinden. Stattdessen braucht es detailliertere Prozessmodelle, die maskenabhängige Profile, reale Metrologie und Scanner-Effekte sowie ihre Wechselwirkungen abbilden.

Mehr Daten allein genügt dafür nicht. Gefordert sind physikalisch sinnvolle und für die Fertigung reproduzierbare Daten, die direkt mit den relevanten Strukturen auf dem Wafer verknüpft sind. Ein einzelnes SEM1. scanning electron microscopyAbbildungsverfahren, bei dem ein fokussierter Elektronenstrahl die Probe zeilenweise abtastet.2. specific equipment modelRechenverfahren oder mathematisches Modell zur Simulation, Beschreibung oder Optimierung technischer Zusammenhänge.3. scanning electron microscopeSEM-Aufnahmen werden für hochauflösende Inspektion und Messung genutzt.-Bild enthält weit mehr Information als nur einen extrahierten CDcritical dimensionMaßgebliche geometrische Strukturbreite eines Halbleiterbauelements, z. B. eine Leiterbahnbreite.-Wert; Konturen, Profile, Rauheit, Platzierung, lokale Geometrie und Musterkontext können die Modellgüte deutlich verbessern. Gleichzeitig kann keine Fab alles messen. Modelle sollen daher die pattern-sensitiven Hotspots identifizieren und daraus Messanforderungen für Masken- und Wafer-Metrologie ableiten.

Als nächster großer Hebel wurde KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren. beschrieben, allerdings nur in Verbindung mit Physik und Validierung. Machine Learning kann systematische Residuen erfassen, die sich schwer direkt modellieren lassen. Ein produktionsfähiges System darf aber keine Black Box sein. Gefordert wird erklärbare KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren., gestützt auf Simulation, begrenzt durch bekannte Physik und gegen geeignete Metrologie abgesichert. Agentic AIartificial intelligence soll zunächst klar umrissene Aufgaben übernehmen, etwa die Reduktion von globaler CDU1. chemical dispense unit2. critical dimension uniformityCDU beschreibt die Gleichmäßigkeit kritischer Strukturabmessungen über ein Muster oder einen Wafer hinweg., die Auswahl robuster Maskengeometrien oder die gemeinsame Optimierung von Lichtquelle und Maske.

Der technische Zielrahmen geht dabei über EPEedge placement errorDie Abweichung beschreibt, wie stark eine Strukturkante von ihrer Zielposition auf dem Wafer abweicht. hinaus: Entscheidend sind Power, Performance, Area, Cost und Yield. EDA1. electronic design automationSoftwarewerkzeuge zur Entwicklung, Simulation, Verifikation und Layout-Erstellung elektronischer Schaltungen.2. equipment data acquisitionSystem beziehungsweise Verfahren zum Erfassen, Speichern, Austauschen oder Auswerten von Daten. soll elektrische Simulation, stochastische Analyse, Lithografie, Maskenoptimierung, Prozessmodellierung und Design-Technology-Co-Optimization in einen gemeinsamen Entscheidungsfluss bringen. Foundries und IDMintegrated device manufacturerEin IDM entwickelt und fertigt Halbleiterbauelemente in derselben Organisation.s nehmen dabei eine zentrale Rolle ein, weil sie den kompletten Fertigungsfluss und die Daten zu Maske, Scanner, Prozess, Bauelement und Yield zusammenführen.

Für die weitere Skalierung sind laut Beitrag vor allem vollständigere physikalische Darstellungen, eine stärker modellgetriebene Metrologie, eng gekoppelte AIartificial intelligence-Workflows und gemeinsame EPEedge placement errorDie Abweichung beschreibt, wie stark eine Strukturkante von ihrer Zielposition auf dem Wafer abweicht.-Frameworks nötig. Neue Architekturen, High-NAnumerical apertureOptische Kenngröße für den erfassbaren Lichtwinkel eines Objektivs und seine Auflösungsfähigkeit.-Lithografie, kurvilineare Masken, 3D-Integration und Wafer-to-Die-Bonding werden die Zahl der Korrektur- und Optimierungsprobleme weiter erhöhen. Die Aufgabe für EDA1. electronic design automationSoftwarewerkzeuge zur Entwicklung, Simulation, Verifikation und Layout-Erstellung elektronischer Schaltungen.2. equipment data acquisitionSystem beziehungsweise Verfahren zum Erfassen, Speichern, Austauschen oder Auswerten von Daten. besteht darin, diese Einzelthemen in einen zusammenhängenden, fertigungsnahen Entscheidungsprozess zu überführen.

Quelle: Semiconductor Engineering

Hintergrund dazu: Lithografie

← Alle Beiträge