S2C hat auf dem sechsten RISC-Vreduced instruction set computer fiveRISC-V ist eine offene Befehlssatzarchitektur für Prozessoren. Summit China demonstriert, wie sich komplexe Prozessorentwürfe früher absichern lassen: mit FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-Prototyping, automatisierter Analyse von RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest.-Fehlern und KIArtificial IntelligenceKI bezeichnet Verfahren, die Aufgaben durch datengetriebene Modelle automatisieren.-gestützter Auswertung von Debug-Daten aus virtuellen Plattformen. Die Vorführungen zielten darauf ab, Softwareentwicklung und Verifikation schon vor dem ersten Silizium zu ermöglichen.
Gezeigt wurde unter anderem eine RISC-Vreduced instruction set computer fiveRISC-V ist eine offene Befehlssatzarchitektur für Prozessoren.-Konfiguration auf Basis von Andes Technology AX66, die auf dem Prototypingsystem S2C Prodigy S8-100 lief und Linux KVM ausführte. Das Design belegte 55 Prozent der Ressourcen eines einzelnen AMD Versal Premium VP1902 FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.. Die Zahl dient als Hinweis auf die verfügbare Kapazität für mehrkernige, 64-Bit-RISCreduced instruction set computer/computing-V-Prototypen; sie ist kein Maß für die Performance späterer Chips.
Die Kombination aus FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-Hardware und Virtualisierung soll es erlauben, nicht nur einen Kern zu prüfen, sondern auch das Systemverhalten in einer realitätsnahen Umgebung zu untersuchen. S2C stellte die Demonstration ausdrücklich in den Kontext der frühen Software-Validierung, einschließlich der Bewertung von Edge-AIartificial intelligence-Inferenz-Workloads.
Ein weiterer Schwerpunkt war RCF Agent, das RTL1. resistor-transistor logicHalbleiterbauelement beziehungsweise Transistortechnik zur elektrischen Steuerung von Strömen und Signalen.2. register transfer levelRTL bezeichnet die Register-Transfer-Ebene eines digitalen Designs.3. Register-Transfer LevelDie Beschreibungsebene legt das Verhalten einer digitalen Schaltung auf Register- und Datenpfad-Ebene fest. des offenen XiangShan-RISC-Vreduced instruction set computer fiveRISC-V ist eine offene Befehlssatzarchitektur für Prozessoren.-Prozessors nutzt. Das System startet die Kompilation, sammelt Fehlermeldungen und erzeugt eine erste Analyse. Damit sollen wiederkehrende Vorarbeiten automatisiert werden, die beim Ansetzen großer Designs auf dem Weg zur weiteren Entwicklung anfallen.
Für den praktischen Ablauf ist dieser erste Prüfschritt wichtig, weil Teams vor der tieferen Fehlersuche zunächst einen lauffähigen Compile-Flow aufbauen und die Ursachen von Fehlern einordnen müssen. Die gezeigte Funktion beschränkt sich auf eine initiale Analyse; eine eigenständige Korrektur aller Fehler ersetzt sie nicht.
Zusätzlich präsentierte S2C im Forum für Chipdesign und Verifikation den Ansatz LLM1. local linear models2. Large Language ModelLLM bezeichnet ein großes Sprachmodell für generative KI-Anwendungen.-based RISC-Vreduced instruction set computer fiveRISC-V ist eine offene Befehlssatzarchitektur für Prozessoren. Virtual Platform & Debug Flow. Der Ansatz adressiert komplexe Fehlerszenarien, bei denen Instruktionsausführung, Privilegmodi, Speicher, Interrupts, Peripherie und Software gleichzeitig eine Rolle spielen können.
Dazu kombiniert der Workflow eine virtuelle Plattform, die Prozessor, Speicher, Busse, Interrupt-Controller und gängige Peripherie modelliert, mit einer LLM1. local linear models2. Large Language ModelLLM bezeichnet ein großes Sprachmodell für generative KI-Anwendungen.-Schicht zur Interpretation aufgezeichneter Debug-Informationen. Unterstützt werden unter anderem Firmware, Bootloader und Betriebssysteme; außerdem sind Breakpoints, Watchpoints, Zustandsinspektion und Ausführungs-Trace möglich. Das Speichern und Wiederherstellen des Ausführungszustands erleichtert dabei reproduzierbare Analysen im Team.
Die Vorführungen zeigen, dass RISC-Vreduced instruction set computer fiveRISC-V ist eine offene Befehlssatzarchitektur für Prozessoren.-Entwicklung zunehmend auf die Verzahnung von Hardwareverifikation und Softwarebereitstellung angewiesen ist. FPGAfield-programmable gate arrayNach der Herstellung rekonfigurierbarer Logikchip, dessen interne Verbindungen und Funktionen programmiert werden können.-Prototypen, Compile-Automatisierung und reproduzierbare Debug-Flows auf virtuellen Plattformen sollen helfen, Integrationsprobleme früher zu finden, wenn Änderungen am Design noch vor der Fertigung möglich sind.