Kurze Einordnungen zu Neuigkeiten aus der Halbleiterbranche — mit Bezug zu den passenden Kapiteln.
1. November 2026
Forschung
High-NA-EUV-Lithografie galt lange als teurer und schwierig zu skalieren, doch neue Ankündigungen aus der Industrie sprechen gegen ein frühes Ende der Technologie. Intel fertigt bereits einzelne Schichten in Panther-Lake-Produkten mit High-NA, Samsung nennt einen Zeitplan für DRAM, und TSMC plant den Einstieg in die Volumenfertigung ab 2030. Entscheidend bleiben nun Layout-Regeln, Maskenformat und die Wirtschaftlichkeit des gesamten Musterungsprozesses.
Weiterlesen →
·
Lithografie
30. Oktober 2026
Forschung
KI kommt in der Halbleiterentwicklung immer besser mit Suchräumen, Constraints und Layouts zurecht. In der Fertigung ist die Aufgabe grundlegend anders: Statt nominaler Modelle zählt der tatsächlich entstandene physische Zustand eines Bauteils – und der lässt sich nur über Prozessdaten, Metrologie und Zusammenhangswissen belastbar erfassen.
Weiterlesen →
·
Advanced Packaging
29. Oktober 2026
Forschung
Digitale Zwillinge und KI-Agenten verschieben Designentscheidungen weiter nach vorn – von Materialwahl und Transistorstrukturen bis zu Architekturfragen. Gleichzeitig rückt die Verifikation noch stärker in den Mittelpunkt, weil surrogate Modelle und KI-generierte Entwürfe erst als vertrauenswürdig gelten müssen, bevor sie tatsächliche Hardware abbilden.
Weiterlesen →
·
Bauelemente
29. Oktober 2026
Forschung
Der Ausbau von KI-Hardware erhöht den Druck auf die gesamte Halbleiterfertigung. Neben den Chips selbst geraten Materialien für Fertigungsanlagen und Gehäuse in den Fokus, weil sie höhere Präzision, bessere Wärmeabfuhr und stabilere Signalführung ermöglichen müssen.
Weiterlesen →
·
Grundlagen
27. Oktober 2026
Forschung
Der steigende Bandbreitenbedarf von KI- und Cloud-Systemen verschiebt optische Interconnects immer näher an den Chip. imec beschreibt eine Roadmap von 1,6T- und 3,2T-Pluggables über Co-Packaged Optics bis hin zu 3D-integrierten optischen Verbindungen und meldet dabei mehrere Fortschritte mit LiNbO3, LiTaO3, GeSi und BTO.
Weiterlesen →
·
Optoelektronik / Photonik
26. Oktober 2026
Forschung
Ein Expertenpanel sieht für 12-Zoll-Masken einen klaren Produktivitätsvorteil und hält das Format bis 2031 für realistisch. Entscheidend bleibt jedoch, ob das gesamte Ökosystem der Maskenfertigung gleichzeitig bereit ist.
Weiterlesen →
·
Grundlagen
26. Oktober 2026
Forschung
Accellera Systems Initiative hat den Functional Safety Language Standard 1.0 zur Veröffentlichung freigegeben. Der Standard soll Sicherheitsinformationen über Werkzeuge, Entwicklungsteams und Unternehmensgrenzen hinweg in einem gemeinsamen Datenmodell transportierbar machen und adressiert damit besonders FMEDA-basierte Analysen in komplexen Lieferketten.
Weiterlesen →
·
Grundlagen
25. Oktober 2026
Forschung
Mivium aus Fremont arbeitet an phase-purem, submikronem Gallium-Nitrid-Pulver für Anwendungen in Kristallzucht, Substratentwicklung und Dünnschichtprozessen. Das Material liegt im Bereich von 300 bis 500 Nanometern vor, basiert auf hexagonalem Wurtzit-GaN und wurde mit unabhängigen Methoden wie SEM, EDS, XRD, XPS, GDMS und ICP-MS charakterisiert.
Weiterlesen →
·
Grundlagen
22. Oktober 2026
Forschung
Neben Prozess, Spannung und Temperatur rückt mit PVTW eine vierte Dimension in den Fokus: die konkrete Workload. Der Ansatz verbindet die elektrische Präzision von ATE mit der realistischen Ausführungsumgebung von SLT und macht sichtbar, dass zwei Chips bei identischer Spannung, Frequenz und Temperatur dennoch unterschiedlich reagieren können.
Weiterlesen →
·
Grundlagen
22. Oktober 2026
Forschung
Ein selbst ausgerichtetes CFET-Layout mit vertikal gestapelten NMOS- und PMOS-Transistoren soll SRAM- und Logikzellen mit größerer effektiver Kanalbreite und besserer Elektrostatik ermöglichen. Im Modell erreicht die Architektur eine 6T-SRAM-Zelle mit 0,0094 µm², senkt die Fläche gegenüber N3 um 52,7 Prozent und hält für kritische Kontaktschichten ein Overlay-Fenster von mindestens 10 nm offen.
Weiterlesen →
·
Grundlagen
22. Oktober 2026
Forschung
Auf einer Konferenz zu Photomaskentechnik und EUV-Lithografie wurde EPE als Systemproblem beschrieben: Edge Placement Error entsteht nicht nur in der Lithografie, sondern aus dem Zusammenspiel von Maske, Scanner, Resist, Ätzen, Metrologie, OPC und der nachgelagerten Integration. Gefordert werden vollständigere physikalische Modelle, messrelevante Daten, erklärbare KI und engerer Austausch zwischen EDA-, Masken-, Metrologie- und Lithografie-Teams, um Skalierung trotz engerer Prozessfenster fortzuführen.
Weiterlesen →
·
Lithografie
20. Oktober 2026
Forschung
ASML und Xanadu wollen prüfen, ob sich mit präziserer Lithografie der Photonverlust in photonischen Quantenbauelementen senken lässt. Im Fokus stehen dabei die Ursachen für Verluste in Wellenleitern und anderen nanophotonischen Strukturen, insbesondere line-edge roughness, Prozessschwankungen und Musterübertragungsfehler.
Weiterlesen →
·
Lithografie
19. Oktober 2026
Forschung
Bei AI- und HPC-SoCs liegt der begrenzende Faktor zunehmend nicht im Rechenkern, sondern im eingebetteten Speicher. Mehr als die Hälfte der Chipfläche kann dafür draufgehen, während Bandbreite, Latenz und Energieeffizienz unter Druck geraten. Eine neue Analyse beschreibt, wie sich Embedded-Memory-IP an Gate-all-around-Strukturen und Backside Power Delivery anpassen muss und welche Ergebnisse entsprechende SRAM- und Register-File-Testchips auf Intel 18A zeigen.
Weiterlesen →
·
Grundlagen
19. Oktober 2026
Forschung
Forscher von UC Berkeley, Samsung Electronics und Intel haben eine nanoelektromechanisch gesteuerte Gain-Cell-eDRAM vorgestellt. Der Ansatz zielt auf höhere Speicherdichte und bessere Energieeffizienz als herkömmliche SRAM-basierte Lösungen und adressiert zugleich typische Schwächen von Gain-Cells wie begrenzte Retention, parasitäre Kopplung und den Bedarf an angehobenen Schreibspannungen.
Weiterlesen →
·
Wie funktioniert..? Was ist..?
18. Oktober 2026
Forschung
Ein maskenloses EUV-Verfahren soll die direkte Belichtung digitaler Muster auf dem Wafer ermöglichen, ohne für jede Designänderung einen neuen Maskensatz fertigen zu müssen. Das verspricht kürzere Iterationszyklen, geringere Fixkosten bei kleinen Stückzahlen und neue Spielräume für Prototyping, Forschung und spezialisierte Bauelemente.
Weiterlesen →
·
Lithografie