Kurze Einordnungen zu Neuigkeiten aus der Halbleiterbranche — mit Bezug zu den passenden Kapiteln. RSS
Sortierung: Neueste zuerst · Älteste zuerst
22. September 2026 Lieferkette & Standorte
Die Nachfrage nach Siliziumkarbid-Bauelementen zieht in China so stark an, dass Foundries dort Aufträge ablehnen müssen. Davon profitieren taiwanesische Fertiger wie Episil, HYS und Diodes.
22. September 2026 Branche & Menschen
Ein neuer Benchmark-Report zeigt, dass der Aufbau neuer Fabs und Packaging-Werke in den USA schneller voranschreitet als die Ausbildung und Rekrutierung von Fachpersonal.
22. September 2026 Fertigung & Prozesse
Mit wachsender Kernzahl und Chiplet-Komplexität stoßen klassische Testkompressionsverfahren an ihre Grenzen – hierarchische Verteilstrukturen für Testdaten rücken in den Fokus.
22. September 2026 Fertigung & Prozesse
Der chinesische Display-Hersteller BOE erweitert sein Geschäftsfeld: Glassubstrate für fortschrittliches Packaging von KI-Chips befinden sich laut Unternehmensangaben bereits in der Kundenvalidierung.
22. September 2026 Unternehmen & Markt
MediaTek bringt mit dem Dimensity CX C10 Max erstmals einen eigenen SoC für Notebooks auf den Markt und greift damit gezielt Qualcomm und Intel im Segment der Googlebook-Geräte an.
22. September 2026 Bauelemente & Produkte
Weltraumtaugliche analoge Bauelemente werden zunehmend als Standardprodukte angeboten, statt wie bisher fast ausschließlich als teure Einzelanfertigungen entwickelt zu werden.
22. September 2026 Bauelemente & Produkte
Eine neue MCU-Familie für Motorsteuerung und Stromversorgung kombiniert Echtzeitfähigkeiten mit WBG-Unterstützung und integrierter Post-Quanten-Kryptografie (PQC).
23. September 2026 Branche & Menschen
Mehrere europäische Startups wollen von neuem EU-Rückenwind profitieren und die nächste Generation ultrakurzer Laser für die Chipfertigung aufbauen. Im Fokus stehen Femtosekundenlaser für Prozessschritte wie Through-Glass-Vias, Interposer-Bearbeitung, Wafer-Dicing und weitere Präzisionsanwendungen in der Halbleiterproduktion.
23. September 2026 Unternehmen & Markt
IC-Link by imec erweitert die Zusammenarbeit mit TSMC und wird Mitglied der TSMC OIP Cloud Alliance. Ziel ist ein sicherer Cloud-Zugang zu Advanced-Node-Technologien, PDKs und EDA-Flows für ASIC- und Siliziumphotonik-Entwicklung.
23. September 2026 Unternehmen & Markt
Cadence hat seine ChipStack AI Super Agent-Plattform um einen Agenten für die RTL-Erzeugung erweitert. Der Ansatz soll Spezifikationen per natürlicher Sprache in RTL überführen und dabei Analyse, Verifikation und Überarbeitung auf PPA-Ziele ausrichten.
24. September 2026 Design & EDA
Bei der heterogenen Integration mehrerer Chiplets reichen gute RTL- oder Package-Entwürfe nicht aus: Entscheidend werden laut Semiconductor Engineering sauberes Design-Datenmanagement, lückenlose Nachverfolgbarkeit und striktes Revision Control. Ohne eine „Single Source of Truth“ steigt das Risiko für falsche Versionen, fehlende ECOs und teure Fehler bis hin zum Produktausfall.
24. September 2026 Forschung
Arteris beschreibt eine Multi-Die-NoC-Architektur, bei der native NoC-Pakete direkt über die Die-Grenze laufen statt über Cache-Line- oder AXI-Übersetzungen. Ziel ist eine stabile, invariant definierte Schnittstelle für heterogene Chiplets in datenintensiven KI-Systemen.
24. September 2026 Design & EDA
KI kann Halbleiterdesign beschleunigen, doch Vertrauen entsteht laut einer Analyse erst durch formale Beweise, semantische Kontinuität und auditierbare Abläufe über Tool-Grenzen hinweg.
25. September 2026 Branche & Menschen
Bei TSMCs North-America-OIP-Forum wurden neue Partnerschaften angekündigt, während Forschung zu Photonik, Quantenprozessoren und Testverfahren voranschritt. Zugleich bleiben KI-Design, Material- und Ausrüstungsengpässe sowie die Ausbildung von Fachkräften zentrale Themen.
25. September 2026 Unternehmen & Markt
Ein Beitrag auf SemiWiki ordnet TSMCs Roadmap für das Chipdesign im KI-Zeitalter ein und betont die Rolle der Design & Technology Platform unter der Leitung von LC Lu. Im Mittelpunkt steht dabei, dass KI zwei eng verknüpfte Anforderungen an moderne Chips verschärft: mehr Leistung und eine engere Verzahnung von Fertigung, EDA und IP. Der Text verweist außerdem auf die historische Entwicklung der TSMC PDK-Arbeit und deren Vorläuferrolle für OIP.