Kurze Einordnungen zu Neuigkeiten aus der Halbleiterbranche — mit Bezug zu den passenden Kapiteln.
30. September 2026
Branche & Menschen
Indien untersagt Projekten aus dem Semicon-2.0-Programm den Verkauf, die Veräußerung oder die Beleihung von Anlagen, solange nicht die kommerzielle Produktion des gesamten Vorhabens erreicht ist. Die Vorgaben koppeln damit die Fördermittel in Höhe von 1,27 Billionen INR an klare Lock-in-Regeln für Vermögen, Betrieb und Eigentum.
Weiterlesen →
1. Oktober 2026
Unternehmen & Markt
Applied Materials und Besi bauen ihre Zusammenarbeit aus und richten sie stärker auf die nächste Generation der Gehäusetechnik für KI-Systeme aus. Besi wird Innovation Partner im EPIC Center von Applied, wo beide Unternehmen an hybriden Bonding-Verfahren, neuen Interconnect-Architekturen sowie an 3D-IC-, Logik- und Speicherintegration arbeiten wollen.
Weiterlesen →
·
Advanced Packaging
1. Oktober 2026
Unternehmen & Markt
Renesas hat ein 650-V-GaN-Bauelement für die Hochvolt-Leistungswandlung in AI-Rechenzentren vorgestellt, das Wärme über Ober- und Unterseite abführt. Das Gehäuse schrumpft gegenüber einem TOLT-Ansatz deutlich und soll in dicht bestückten Rack-Umgebungen mehr Leistung auf kleinerer Fläche ermöglichen.
Weiterlesen →
2. Oktober 2026
Forschung
Ein Webinar bei IEEE Spectrum zeigt, wie sich mit Full-Wave-Simulation und multipolarer Zerlegung in COMSOL Multiphysics Absorption, Reflexion und Transmission in dielektrischen Metasurfaces gezielt beeinflussen lassen. Im Fokus stehen eine Quadrumer-Meta-Atom-Struktur in kristallinem Silizium sowie eine GaN-Metasurface mit vier gekoppelten Multipol-Beiträgen und q-BIC-Manipulation.
Weiterlesen →
·
Optoelektronik & Photonik
5. Oktober 2026
Forschung
Forschende von Syracuse University, der Friedrich-Alexander-Universität Erlangen-Nürnberg und der TU Dresden stellen mit RAPID eine Row-parallele PUM-Architektur für DRAM vor. Zwei leichte Erweiterungen pro Subarray sollen es ermöglichen, direkt auf row-parallelen, bit-parallelen Daten zu rechnen und dabei CPU-kompatible Layouts zu erhalten.
Weiterlesen →
·
Grundlagen
5. Oktober 2026
Forschung
Eine Studie zur 2-nm-GAAFET-BSPDN-Technologie untersucht erstmals Clock-Meshes auf der Rückseite des Wafers. Der Ansatz soll den Taktversatz verringern und Routing-Fläche auf den vorderen Metallschichten sparen, obwohl Flip-Flops weiter frontseitig bleiben und jede Verbindung durch ein Through-Silicon-Via geführt werden muss.
Weiterlesen →
5. Oktober 2026
Forschung
Ein Forschungsteam hat p-Typ-Transistoren auf monolagigem WSe2 mit Sauerstoff-Dotierung so verbessert, dass der Kontaktwiderstand sinkt und höhere Stromdichten möglich werden. Der Ansatz adressiert damit eines der zentralen Probleme bei 2D-Halbleitern: hohe Übergangswiderstände an den Metallelektroden, die den Einschaltstrom begrenzen.
Weiterlesen →
·
Wie funktioniert ...?
6. Oktober 2026
Unternehmen & Markt
Applied Materials und Intel arbeiten an schnelleren Entwicklungszyklen für Transistoren, Interconnects und Advanced Packaging. Im Fokus stehen Materialien, Prozessschritte und Gerätearchitekturen für künftige Logik-Knoten sowie Foveros-basierte 3D-Stacks für KI- und High-Performance-Compute-Plattformen.
Weiterlesen →
·
Advanced Packaging
6. Oktober 2026
Forschung
Forscher der Seoul National University und der Yonsei University haben einen monolithisch dreidimensional integrierten Memristor-TFT-Stack vorgestellt, der sich elektrisch auf unterschiedliche zeitliche Dynamiken einstellen lässt. Die Kombination aus Ru/HfO2/TiN-Memristoren und In2O3-Kanal-Transistoren soll Reservoir-Computing über einen breiteren Zeitbereich nutzbar machen.
Weiterlesen →
·
Wie funktioniert ...?
6. Oktober 2026
Forschung
Ein Forschungsteam von ETH Zürich, CISPA und der New York University stellt mit Terracotta einen Ansatz vor, der neue DRAM-Techniken über eine flexible Schnittstelle und einen programmierbaren Memory Controller schneller in bestehende Systeme bringen soll. Kern des Konzepts sind standardisierte Befehls-Erweiterungen und eine Post-Silicon-Konfiguration des Controllers.
Weiterlesen →
·
Grundlagen
6. Oktober 2026
Bauelemente & Produkte
Samsung Electronics hat die Front-End-Wafer-Massenfertigung des Exynos 2700 aufgenommen. Das geplante Produktionsvolumen soll mehr als 10 Prozent über dem des Exynos 2600 liegen, während der Konzern den Einsatz eigener Chips in der Galaxy-S27-Reihe ausbauen will.
Weiterlesen →
·
Grundlagen
6. Oktober 2026
Forschung
imec und Industriepartner arbeiten an einer sCFET-Plattform, die sowohl Split-Gate- als auch Common-Gate-Varianten erlaubt. Die Architektur soll Standardzellen bis hinunter zu 3T unterstützen, die Flächeneffizienz erhöhen und zugleich neue SRAM- und Verdrahtungsoptionen eröffnen.
Weiterlesen →
·
Grundlagen
6. Oktober 2026
Branche & Menschen
Für die sechste Generation von High-Bandwidth Memory zeichnen sich deutlich höhere Langfristpreise ab. Für 2026 werden HBM4-Preise von rund 500 bis 550 US-Dollar erwartet, während erste Preisangebote für 2027 bereits bei 1.400 bis 1.600 US-Dollar liegen und damit auf eine Verknappung von Angebot und Nachfrage hindeuten.
Weiterlesen →
·
Bauelemente
6. Oktober 2026
Bauelemente & Produkte
Die Continuity-Prüfung ist der erste Schritt im Testfluss eines Halbleiterbausteins. Sie verifiziert die elektrische Verbindung zwischen DUT und ATE und nutzt dabei auch das Verhalten der ESD-Schutzdioden an den Pins, um Opens, Shorts und Fehlanbindungen früh zu erkennen.
Weiterlesen →
·
Wie funktioniert das?
6. Oktober 2026
Lieferkette & Standorte
Gerüchte über eine mögliche Zusammenarbeit von TSMC mit Elon Musks „Terafab“-Plan lösen bereits Reaktionen in Taiwans Ausrüstungs- und Anlagenbau-Zulieferkette aus. Einige Unternehmen prüfen Texas-Strategien oder haben vor Ort schon Büros eingerichtet, obwohl es von TSMC keine offizielle Bestätigung gibt.
Weiterlesen →
·
Grundlagen