HALBLEITER.ORG Wissen. Prozesse. Perspektiven.

Aktuelles

Kurze Einordnungen zu Neuigkeiten aus der Halbleiterbranche — mit Bezug zu den passenden Kapiteln. RSS

Sortierung: Neueste zuerst · Älteste zuerst

21. Oktober 2026 Künstliche Intelligenz

Build-A-Chip-Bench misst KI-Agenten bis zum GDS-Layout in Chip-Design-Flows

ChipAgents und NVIDIA haben mit Build-A-Chip-Bench einen Benchmark vorgestellt, der KI-Agenten nicht nur auf funktionale Korrektheit, sondern auf den kompletten Weg von der Spezifikation bis zum verifizierten GDS prüft. Bewertet werden dabei Architekturentscheidungen, RTL-Implementierung, Verifikation, physisches Design und das Einhalten von PPA-Zielen unter realistischen, mehrstufigen Abhängigkeiten.

Weiterlesen →

22. Oktober 2026 Forschung

Computational Lithography braucht präzisere Modelle, Metrologie und erklärbare KI

Auf einer Konferenz zu Photomaskentechnik und EUV-Lithografie wurde EPE als Systemproblem beschrieben: Edge Placement Error entsteht nicht nur in der Lithografie, sondern aus dem Zusammenspiel von Maske, Scanner, Resist, Ätzen, Metrologie, OPC und der nachgelagerten Integration. Gefordert werden vollständigere physikalische Modelle, messrelevante Daten, erklärbare KI und engerer Austausch zwischen EDA-, Masken-, Metrologie- und Lithografie-Teams, um Skalierung trotz engerer Prozessfenster fortzuführen.

Weiterlesen → · Lithografie

22. Oktober 2026 Forschung

Self-aligned CFET soll CMOS-Skalierung über 10 Å hinaus stützen

Ein selbst ausgerichtetes CFET-Layout mit vertikal gestapelten NMOS- und PMOS-Transistoren soll SRAM- und Logikzellen mit größerer effektiver Kanalbreite und besserer Elektrostatik ermöglichen. Im Modell erreicht die Architektur eine 6T-SRAM-Zelle mit 0,0094 µm², senkt die Fläche gegenüber N3 um 52,7 Prozent und hält für kritische Kontaktschichten ein Overlay-Fenster von mindestens 10 nm offen.

Weiterlesen → · Grundlagen

22. Oktober 2026 Fertigung & Prozesse

Stacked-Die-Architekturen verschärfen den Zielkonflikt zwischen Skalierung und Stromversorgung

Chiplet- und 3D-Integrationsansätze treiben die Leistung moderner AI- und HPC-Systeme voran, machen die Stromversorgung im Package aber deutlich komplexer. Intel Foundry setzt dabei auf integrierte Spannungsregler, magnetische Induktivitäten und kapazitive Reglerchiplets, um Stromdichte, Spannungsverluste und Lastsprünge besser zu beherrschen.

Weiterlesen → · Advanced Packaging

22. Oktober 2026 Fertigung & Prozesse

Autonome Fertigung braucht klare Eskalationsregeln für KI-Entscheidungen

Auf der SEMICON West 2026 und der CONNECT-Konferenz von PDF Solutions rückt die Halbleiterfertigung näher an autonome Abläufe heran. Im Fokus stehen digitale Zwillinge, agentische KI und eine Analytikarchitektur für den Einsatz über Produktion und Lieferkette hinweg. Entscheidend bleibt dabei nicht nur die Analyse, sondern die Frage, wann eine KI-Empfehlung in eine freigegebene Handlung übergehen darf.

Weiterlesen → · Grundlagen

22. Oktober 2026 Künstliche Intelligenz

Deepx baut offenes Software-Ökosystem für physische KI auf

Deepx rückt bei Edge-KI nicht nur die NPU-Leistung, sondern die gesamte Software- und Entwicklungsumgebung in den Mittelpunkt. Das Unternehmen verbindet seine Low-Power-Beschleuniger mit bekannten Frameworks und Partnern wie Ultralytics YOLO, Baidu PaddlePaddle, Raspberry Pi, Nvidia Isaac und AWS IoT Greengrass, um den Übergang von Prototypen in die Massenproduktion zu vereinfachen.

Weiterlesen → · Wie funktioniert ...

25. Oktober 2026 Design & EDA

Neuronale Netze beschleunigen SPICE-Simulationen für 3-nm-Nanosheet-Transistoren

Ein Forschungsansatz der Technischen Universität München zeigt, dass neuronale Netzmodelle Transistoren eines 3-nm-Nanosheet-Prozesses für SPICE- und Standardzellen-Charakterisierung mit hoher Genauigkeit abbilden können. Gegenüber dem etablierten BSIM-CMG-Modell verkürzen sich die Berechnungszeiten deutlich, während Verzögerung und Leistungsaufnahme eng getroffen werden.

Weiterlesen →

25. Oktober 2026 Forschung

Mivium entwickelt submikrones GaN-Pulver als Ausgangsmaterial für die Halbleiterfertigung

Mivium aus Fremont arbeitet an phase-purem, submikronem Gallium-Nitrid-Pulver für Anwendungen in Kristallzucht, Substratentwicklung und Dünnschichtprozessen. Das Material liegt im Bereich von 300 bis 500 Nanometern vor, basiert auf hexagonalem Wurtzit-GaN und wurde mit unabhängigen Methoden wie SEM, EDS, XRD, XPS, GDMS und ICP-MS charakterisiert.

Weiterlesen → · Grundlagen