Kurze Einordnungen zu Neuigkeiten aus der Halbleiterbranche — mit Bezug zu den passenden Kapiteln. RSS
Sortierung: Neueste zuerst · Älteste zuerst
16. Oktober 2026 Unternehmen & Markt
TSMC meldet auf seinem Earnings-Briefing anhaltend starke KI-Nachfrage und zusätzlich steigende CPU-Bestellungen im Umfeld von agentic AI. Zugleich rücken Advanced Packaging, Silizium-Interposer und die Abstimmung von Waferfertigung und Verpackungskapazität weiter in den Fokus, weil Engpässe an einer Stelle die Auslieferung der Endprodukte verzögern können.
16. Oktober 2026 Branche & Menschen
GlobalFoundries plant zwei neue Fabs in Malta, New York, während TSMC und ASML starke Quartalszahlen melden und die Branchenausgaben für 300-mm-Fertigungsanlagen weiter steigen sollen. Parallel rücken 3D-Integration, HBM-Test, EUV-Entwicklung in China und neue Finanzierungsrunden für optische und 3D-Compute-Ansätze in den Fokus.
16. Oktober 2026 Unternehmen & Markt
Patentanmeldungen lassen darauf schließen, dass ASML an einem Die-to-Wafer-Hybrid-Bonder arbeitet. Das System würde das niederländische Unternehmen direkt mit Besi und weiteren Front-End-Anbietern in einem Markt für Advanced Packaging konfrontieren, der für Ausrüster mit dem teureren und schwierigeren Transistorskalieren an Bedeutung gewinnt.
16. Oktober 2026 Branche & Menschen
Auf der iTechCon 2026 stand nicht mehr nur die Rechenleistung einzelner Chips im Mittelpunkt, sondern das Zusammenspiel von Chips, Modellen, Software und Systemarchitektur. Diskutiert wurden Taiwans Stärken in der Halbleiterfertigung, im Advanced Packaging und in der Systemintegration sowie die Frage, wie daraus mehr Wertschöpfung für KI-Anwendungen entstehen kann.
16. Oktober 2026 Branche & Menschen
Auf der SEMICON West 2026 standen die Ausweitung der Halbleiter-Fertigung für die KI-Ära, neue Inspektionssysteme, Advanced Packaging und der Aufbau von Fachkräften nebeneinander im Fokus. Zeiss, Von Ardenne, Heidenhain, Mitsubishi Chemical Group und ABM stellten dafür neue Ansätze vor.
18. Oktober 2026 Forschung
Ein maskenloses EUV-Verfahren soll die direkte Belichtung digitaler Muster auf dem Wafer ermöglichen, ohne für jede Designänderung einen neuen Maskensatz fertigen zu müssen. Das verspricht kürzere Iterationszyklen, geringere Fixkosten bei kleinen Stückzahlen und neue Spielräume für Prototyping, Forschung und spezialisierte Bauelemente.
19. Oktober 2026 Forschung
Forscher von UC Berkeley, Samsung Electronics und Intel haben eine nanoelektromechanisch gesteuerte Gain-Cell-eDRAM vorgestellt. Der Ansatz zielt auf höhere Speicherdichte und bessere Energieeffizienz als herkömmliche SRAM-basierte Lösungen und adressiert zugleich typische Schwächen von Gain-Cells wie begrenzte Retention, parasitäre Kopplung und den Bedarf an angehobenen Schreibspannungen.
19. Oktober 2026 Design & EDA
Calibre DesignEnhancer Via automatisiert die Einfügung zusätzlicher Vias und berücksichtigt dabei Kurzschlussgefährdung, Widerstand, Elektromigration und Routingdichte. Der Ansatz zielt darauf, Via-Robustheit früh im Designfluss zu erhöhen und späte Signoff-Schleifen zu reduzieren.
19. Oktober 2026 Forschung
Bei AI- und HPC-SoCs liegt der begrenzende Faktor zunehmend nicht im Rechenkern, sondern im eingebetteten Speicher. Mehr als die Hälfte der Chipfläche kann dafür draufgehen, während Bandbreite, Latenz und Energieeffizienz unter Druck geraten. Eine neue Analyse beschreibt, wie sich Embedded-Memory-IP an Gate-all-around-Strukturen und Backside Power Delivery anpassen muss und welche Ergebnisse entsprechende SRAM- und Register-File-Testchips auf Intel 18A zeigen.
20. Oktober 2026 Branche & Menschen
Künstliche Intelligenz verändert die Anforderungen an Halbleiterprodukte grundlegend: Nicht einzelne Bauelemente, sondern komplette Rechensysteme mit höherer Leistung, größerem Datendurchsatz und geringerem Energiebedarf rücken in den Mittelpunkt. Bei einem Treffen rund um den Start des EPIC Center von Applied Materials wurde deutlich, dass Speicher, Interconnects, Advanced Packaging und thermisches Management nur noch im Zusammenspiel beherrschbar sind.
20. Oktober 2026 Künstliche Intelligenz
In der Halbleiterfertigung wird nicht Vertrauen, sondern belastbare Freigabe über Autorität entschieden. Der Beitrag überträgt dieses Prinzip auf autonome KI-Agenten: Statt pauschaler Autonomie braucht es eine gestufte Governance, die Beobachten, Empfehlen, Handeln nach Freigabe und begrenztes Eigenhandeln trennt. Maßgeblich sind Qualifikation, Management of Change, Out-of-Control-Action-Pläne und die Kontrolle des Agentenverhaltens über SPC-ähnliche Kennzahlen.
20. Oktober 2026 Forschung
ASML und Xanadu wollen prüfen, ob sich mit präziserer Lithografie der Photonverlust in photonischen Quantenbauelementen senken lässt. Im Fokus stehen dabei die Ursachen für Verluste in Wellenleitern und anderen nanophotonischen Strukturen, insbesondere line-edge roughness, Prozessschwankungen und Musterübertragungsfehler.
20. Oktober 2026 Branche & Menschen
Singapur baut eine Infrastruktur auf, die Halbleiterforschung schneller in industrielle Anwendungen überführen soll. Im Fokus stehen SiC-Leistungshalbleiter, Metalenses und Siliziumphotonik – mit A*STAR, MetaOptics, Advanced Micro Foundry und GlobalFoundries als zentrale Akteure.
20. Oktober 2026 Bauelemente & Produkte
Eine Schaltung für die Sensorspeisung im Fahrzeug verzichtet auf den üblichen Switching-Pre-Regulator und nutzt stattdessen einen linearen LDO mit Abschaltfunktion. Ein CPU-Pin übernimmt dabei sowohl die Spannungsmessung als auch das Ein- und Ausschalten der Versorgung.
21. Oktober 2026 Fertigung & Prozesse
Beim Test von Co-Packaged Optics verschieben sich die Engpässe von der reinen Messung hin zu Fiber-Alignment, Steckverbinder-Lebensdauer und der gleichzeitigen elektrischen und optischen Charakterisierung. Für die Massenfertigung gelten Multi-Site-Probekarten, robuste Connectoren und mehr DFT als zentrale Hebel, um Testzeiten und Setup-Aufwand zu senken.