Keysight stellt mit SOS Enterprise eine Plattform vor, die verteilte Design- und IP-Daten in der Halbleiterentwicklung zentral verwaltbar und für KI-Anwendungen nutzbar machen soll.
SK Hynix stellt eine kundenspezifische HBM-Architektur vor, bei der Rechenfunktionen direkt in den Base-Die integriert werden – laut Hersteller sollen sich damit LLM-Inferenzleistungen um bis zu 5,15x steigern lassen.
Bei optischen Scale-up-Verbindungen in Rechenzentren entstehen die größten vermeidbaren Verluste nicht in der Faser selbst, sondern am Steckverbinder und innerhalb der Silizium-Photonik-Plattform.
Ein aktueller Sammelband technischer Fachartikel beleuchtet Themen von waferskaligen optischen Verbindungen für KI-Training bis zu neuen Sicherheitslücken durch Rowhammer-Angriffe.
Ein Whitepaper zeigt, warum intelligente Testautomatisierung bei der Kabelprüfung zunehmend manuelle Verfahren verdrängt und wo die Vorteile für Fertigung und Qualitätssicherung liegen.
Fortschritte bei generativer KI machen Deepfakes immer überzeugender – mit Folgen, die weit über Videomanipulation hinausreichen und auch technische Verifikationsprozesse betreffen.
Neue Forschungsergebnisse zeigen Fortschritte bei GaN-Bauelementen mit reduziertem Durchlasswiderstand sowie den Einsatz eines Diamant-Interposers zur besseren Wärmeableitung.
Lithium-Ionen-Batterien mit mehreren Spannungslagen ermöglichen dank schneller Ladezyklen ein Aufladen in Arbeitspausen, ohne dass die Zyklenlebensdauer leidet.
Hardware-gestützte Verifikation mit FPGA-basiertem Prototyping wird zunehmend erschwinglich und hilft Entwicklerteams, komplexe SoC-Designs termingerecht abzusichern.
Ein aktueller imec-Bericht beleuchtet, wie Complementary FETs die Skalierung nach GAA-Transistoren fortsetzen könnten und welche neuen Integrationsansätze dafür nötig sind.
Künstliche Intelligenz treibt nicht nur Chipdesign und Fertigung an, sondern wird selbst zum zentralen Gegenstand strategischer Patentanmeldungen – mit deutlichen geopolitischen Verschiebungen.
Auch beim Einsatz von KI-Werkzeugen im Chipdesign bleibt die Verifikation unverzichtbar – denn maschinell erzeugte Ergebnisse sind nicht automatisch korrekt.