Kurze Einordnungen zu Neuigkeiten aus der Halbleiterbranche — mit Bezug zu den passenden Kapiteln. RSS
Sortierung: Neueste zuerst · Älteste zuerst
22. Oktober 2026 Fertigung & Prozesse
Chiplet- und 3D-Integrationsansätze treiben die Leistung moderner AI- und HPC-Systeme voran, machen die Stromversorgung im Package aber deutlich komplexer. Intel Foundry setzt dabei auf integrierte Spannungsregler, magnetische Induktivitäten und kapazitive Reglerchiplets, um Stromdichte, Spannungsverluste und Lastsprünge besser zu beherrschen.
22. Oktober 2026 Forschung
Ein selbst ausgerichtetes CFET-Layout mit vertikal gestapelten NMOS- und PMOS-Transistoren soll SRAM- und Logikzellen mit größerer effektiver Kanalbreite und besserer Elektrostatik ermöglichen. Im Modell erreicht die Architektur eine 6T-SRAM-Zelle mit 0,0094 µm², senkt die Fläche gegenüber N3 um 52,7 Prozent und hält für kritische Kontaktschichten ein Overlay-Fenster von mindestens 10 nm offen.
22. Oktober 2026 Forschung
Auf einer Konferenz zu Photomaskentechnik und EUV-Lithografie wurde EPE als Systemproblem beschrieben: Edge Placement Error entsteht nicht nur in der Lithografie, sondern aus dem Zusammenspiel von Maske, Scanner, Resist, Ätzen, Metrologie, OPC und der nachgelagerten Integration. Gefordert werden vollständigere physikalische Modelle, messrelevante Daten, erklärbare KI und engerer Austausch zwischen EDA-, Masken-, Metrologie- und Lithografie-Teams, um Skalierung trotz engerer Prozessfenster fortzuführen.
21. Oktober 2026 Fertigung & Prozesse
Mit fünf Halbleiterwerken in Indien in der kommerziellen Produktion verschiebt sich der Engpass vom Packaging hin zur Testkapazität. Für OSAT-Anbieter zählen nun vor allem Durchsatz, Flexibilität für unterschiedliche Bauelemente und die Frage, wie sich ältere Testumgebungen sowie neue Architekturen parallel beherrschen lassen.
21. Oktober 2026 Unternehmen & Markt
Synaptics stellt mit der Astra SR200-Serie eine neue MCU-Klasse vor, die AI-native Beschleunigung mit bis zu 256 MB custom DRAM und einer gestuften Speicherarchitektur kombiniert. Die drei pin-kompatiblen Varianten reichen von 200 bis 400 GOPS und zielen auf Always-on-Voice, Vision sowie multimodale Edge-AI-Anwendungen.
21. Oktober 2026 Unternehmen & Markt
Infineon, Microsoft, NVIDIA und UnternehmerTUM haben das Physical AI Growth Lab vorgestellt. Das Programm soll europäischen Startups aus den Bereichen Physical AI, Robotik und Industrial AI Zugang zu Infrastruktur, Mentoring, Kapitalnetzwerken und Technologiebausteinen geben.
21. Oktober 2026 Künstliche Intelligenz
ChipAgents und NVIDIA haben mit Build-A-Chip-Bench einen Benchmark vorgestellt, der KI-Agenten nicht nur auf funktionale Korrektheit, sondern auf den kompletten Weg von der Spezifikation bis zum verifizierten GDS prüft. Bewertet werden dabei Architekturentscheidungen, RTL-Implementierung, Verifikation, physisches Design und das Einhalten von PPA-Zielen unter realistischen, mehrstufigen Abhängigkeiten.
21. Oktober 2026 Fertigung & Prozesse
Beim Test von Co-Packaged Optics verschieben sich die Engpässe von der reinen Messung hin zu Fiber-Alignment, Steckverbinder-Lebensdauer und der gleichzeitigen elektrischen und optischen Charakterisierung. Für die Massenfertigung gelten Multi-Site-Probekarten, robuste Connectoren und mehr DFT als zentrale Hebel, um Testzeiten und Setup-Aufwand zu senken.
20. Oktober 2026 Bauelemente & Produkte
Eine Schaltung für die Sensorspeisung im Fahrzeug verzichtet auf den üblichen Switching-Pre-Regulator und nutzt stattdessen einen linearen LDO mit Abschaltfunktion. Ein CPU-Pin übernimmt dabei sowohl die Spannungsmessung als auch das Ein- und Ausschalten der Versorgung.
20. Oktober 2026 Branche & Menschen
Singapur baut eine Infrastruktur auf, die Halbleiterforschung schneller in industrielle Anwendungen überführen soll. Im Fokus stehen SiC-Leistungshalbleiter, Metalenses und Siliziumphotonik – mit A*STAR, MetaOptics, Advanced Micro Foundry und GlobalFoundries als zentrale Akteure.
20. Oktober 2026 Forschung
ASML und Xanadu wollen prüfen, ob sich mit präziserer Lithografie der Photonverlust in photonischen Quantenbauelementen senken lässt. Im Fokus stehen dabei die Ursachen für Verluste in Wellenleitern und anderen nanophotonischen Strukturen, insbesondere line-edge roughness, Prozessschwankungen und Musterübertragungsfehler.
20. Oktober 2026 Künstliche Intelligenz
In der Halbleiterfertigung wird nicht Vertrauen, sondern belastbare Freigabe über Autorität entschieden. Der Beitrag überträgt dieses Prinzip auf autonome KI-Agenten: Statt pauschaler Autonomie braucht es eine gestufte Governance, die Beobachten, Empfehlen, Handeln nach Freigabe und begrenztes Eigenhandeln trennt. Maßgeblich sind Qualifikation, Management of Change, Out-of-Control-Action-Pläne und die Kontrolle des Agentenverhaltens über SPC-ähnliche Kennzahlen.
20. Oktober 2026 Branche & Menschen
Künstliche Intelligenz verändert die Anforderungen an Halbleiterprodukte grundlegend: Nicht einzelne Bauelemente, sondern komplette Rechensysteme mit höherer Leistung, größerem Datendurchsatz und geringerem Energiebedarf rücken in den Mittelpunkt. Bei einem Treffen rund um den Start des EPIC Center von Applied Materials wurde deutlich, dass Speicher, Interconnects, Advanced Packaging und thermisches Management nur noch im Zusammenspiel beherrschbar sind.
19. Oktober 2026 Forschung
Bei AI- und HPC-SoCs liegt der begrenzende Faktor zunehmend nicht im Rechenkern, sondern im eingebetteten Speicher. Mehr als die Hälfte der Chipfläche kann dafür draufgehen, während Bandbreite, Latenz und Energieeffizienz unter Druck geraten. Eine neue Analyse beschreibt, wie sich Embedded-Memory-IP an Gate-all-around-Strukturen und Backside Power Delivery anpassen muss und welche Ergebnisse entsprechende SRAM- und Register-File-Testchips auf Intel 18A zeigen.
19. Oktober 2026 Design & EDA
Calibre DesignEnhancer Via automatisiert die Einfügung zusätzlicher Vias und berücksichtigt dabei Kurzschlussgefährdung, Widerstand, Elektromigration und Routingdichte. Der Ansatz zielt darauf, Via-Robustheit früh im Designfluss zu erhöhen und späte Signoff-Schleifen zu reduzieren.